Searched refs:intr_underrun (Results 1 – 19 of 19) sorted by relevance
| /Linux-v6.6/drivers/gpu/drm/msm/disp/dpu1/catalog/ |
| D | dpu_8_0_sc8280xp.h | 329 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 24), 339 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 26), 349 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 28), 359 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 30), 369 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 20), 379 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 22), 389 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 16), 399 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 18), 409 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 12),
|
| D | dpu_5_1_sc8180x.h | 315 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 24), 325 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 26), 335 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 28), 347 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 30), 357 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 20), 367 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 22),
|
| D | dpu_3_0_msm8998.h | 245 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 24), 254 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 26), 263 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 28), 271 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 30),
|
| D | dpu_4_0_sdm845.h | 261 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 24), 270 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 26), 279 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 28), 288 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 30),
|
| D | dpu_7_2_sc7280.h | 195 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 24), 205 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 26), 215 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 22),
|
| D | dpu_5_0_sm8150.h | 308 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 24), 318 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 26), 328 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 28), 338 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 30),
|
| D | dpu_8_1_sm8450.h | 337 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 24), 347 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 26), 357 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 28), 367 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 30),
|
| D | dpu_6_0_sm8250.h | 307 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 24), 317 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 26), 327 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 28), 337 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 30),
|
| D | dpu_7_0_sm8350.h | 315 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 24), 325 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 26), 335 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 28), 345 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 30),
|
| D | dpu_9_0_sm8550.h | 352 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 24), 362 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 26), 372 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 28), 382 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 30),
|
| D | dpu_5_4_sm6125.h | 152 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 24), 162 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 26),
|
| D | dpu_6_4_sm6350.h | 159 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 24), 169 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 26),
|
| D | dpu_6_2_sc7180.h | 143 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 24), 153 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 26),
|
| D | dpu_6_5_qcm2290.h | 97 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 26),
|
| D | dpu_6_3_sm6115.h | 98 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 26),
|
| D | dpu_6_9_sm6375.h | 108 .intr_underrun = DPU_IRQ_IDX(MDP_SSPP_TOP0_INTR, 26),
|
| /Linux-v6.6/drivers/gpu/drm/msm/disp/dpu1/ |
| D | dpu_hw_catalog.h | 608 s32 intr_underrun; member
|
| D | dpu_encoder_phys_vid.c | 357 phys_enc->irq[INTR_IDX_UNDERRUN] = phys_enc->hw_intf->cap->intr_underrun; in dpu_encoder_phys_vid_atomic_mode_set()
|
| D | dpu_encoder_phys_cmd.c | 163 phys_enc->irq[INTR_IDX_UNDERRUN] = phys_enc->hw_intf->cap->intr_underrun; in dpu_encoder_phys_cmd_atomic_mode_set()
|