Home
last modified time | relevance | path

Searched refs:dw_pcie_readl_dbi (Results 1 – 11 of 11) sorted by relevance

/Linux-v5.4/drivers/pci/controller/dwc/
Dpcie-armada8k.c148 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_STATUS_REG); in armada8k_pcie_link_up()
164 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_CONTROL_REG); in armada8k_pcie_establish_link()
170 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_CONTROL_REG); in armada8k_pcie_establish_link()
180 reg = dw_pcie_readl_dbi(pci, PCIE_ARUSER_REG); in armada8k_pcie_establish_link()
185 reg = dw_pcie_readl_dbi(pci, PCIE_AWUSER_REG); in armada8k_pcie_establish_link()
191 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_INT_MASK1_REG); in armada8k_pcie_establish_link()
198 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_CONTROL_REG); in armada8k_pcie_establish_link()
230 val = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_INT_CAUSE1_REG); in armada8k_pcie_irq_handler()
Dpcie-tegra194.c366 val = dw_pcie_readl_dbi(pci, PORT_LOGIC_GEN2_CTRL); in tegra_pcie_rp_irq_handler()
395 tmp = dw_pcie_readl_dbi(pci, PCIE_PL_CHK_REG_CONTROL_STATUS); in tegra_pcie_rp_irq_handler()
409 tmp = dw_pcie_readl_dbi(pci, PCIE_PL_CHK_REG_ERR_ADDR); in tegra_pcie_rp_irq_handler()
464 val = dw_pcie_readl_dbi(&pcie->pci, pcie->cfg_link_cap_l1sub); in disable_aspm_l11()
473 val = dw_pcie_readl_dbi(&pcie->pci, pcie->cfg_link_cap_l1sub); in disable_aspm_l12()
482 val = dw_pcie_readl_dbi(&pcie->pci, event_cntr_ctrl_offset[pcie->cid]); in event_counter_prog()
488 val = dw_pcie_readl_dbi(&pcie->pci, event_cntr_data_offset[pcie->cid]); in event_counter_prog()
540 val = dw_pcie_readl_dbi(pci, pcie->cfg_link_cap_l1sub); in init_host_aspm()
547 val = dw_pcie_readl_dbi(pci, PORT_LOGIC_ACK_F_ASPM_CTRL); in init_host_aspm()
704 val = dw_pcie_readl_dbi(pci, GEN3_RELATED_OFF); in config_gen3_gen4_eq_presets()
[all …]
Dpcie-designware.c69 header = dw_pcie_readl_dbi(pci, pos); in dw_pcie_find_next_ext_capability()
85 header = dw_pcie_readl_dbi(pci, pos); in dw_pcie_find_next_ext_capability()
311 val = dw_pcie_readl_dbi(pci, PCIE_ATU_CR2); in dw_pcie_prog_outbound_atu()
415 val = dw_pcie_readl_dbi(pci, PCIE_ATU_CR2); in dw_pcie_prog_inbound_atu()
481 val = dw_pcie_readl_dbi(pci, PCIE_ATU_VIEWPORT); in dw_pcie_iatu_unroll_enabled()
513 val = dw_pcie_readl_dbi(pci, PCIE_PORT_LINK_CONTROL); in dw_pcie_setup()
535 val = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in dw_pcie_setup()
554 val = dw_pcie_readl_dbi(pci, PCIE_PL_CHK_REG_CONTROL_STATUS); in dw_pcie_setup()
Dpcie-designware-ep.c382 msg_addr_lower = dw_pcie_readl_dbi(pci, reg); in dw_pcie_ep_raise_msi_irq()
385 msg_addr_upper = dw_pcie_readl_dbi(pci, reg); in dw_pcie_ep_raise_msi_irq()
422 tbl_offset = dw_pcie_readl_dbi(pci, reg); in dw_pcie_ep_raise_msix_irq()
428 bar_addr_lower = dw_pcie_readl_dbi(pci, reg); in dw_pcie_ep_raise_msix_irq()
431 bar_addr_upper = dw_pcie_readl_dbi(pci, reg + 4); in dw_pcie_ep_raise_msix_irq()
483 header = dw_pcie_readl_dbi(pci, pos); in dw_pcie_ep_find_ext_capability()
596 reg = dw_pcie_readl_dbi(pci, offset + PCI_REBAR_CTRL); in dw_pcie_ep_init()
Dpcie-hisi.c155 reg_val = dw_pcie_readl_dbi(pci, reg); in hisi_pcie_cfg_read()
183 reg_val = dw_pcie_readl_dbi(pci, reg); in hisi_pcie_cfg_write()
187 reg_val = dw_pcie_readl_dbi(pci, reg); in hisi_pcie_cfg_write()
211 val = dw_pcie_readl_dbi(pci, PCIE_SYS_STATE4); in hisi_pcie_link_up_hip06()
Dpci-imx6.c164 val = dw_pcie_readl_dbi(pci, PCIE_PHY_STAT) & in pcie_phy_poll_ack()
218 *data = dw_pcie_readl_dbi(pci, PCIE_PHY_STAT); in pcie_phy_read()
730 tmp = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in imx6_pcie_wait_for_speed_change()
772 tmp = dw_pcie_readl_dbi(pci, PCIE_RC_LCR); in imx6_pcie_establish_link()
786 tmp = dw_pcie_readl_dbi(pci, PCIE_RC_LCR); in imx6_pcie_establish_link()
795 tmp = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in imx6_pcie_establish_link()
827 tmp = dw_pcie_readl_dbi(pci, PCIE_RC_LCSR); in imx6_pcie_establish_link()
833 dw_pcie_readl_dbi(pci, PCIE_PORT_DEBUG0), in imx6_pcie_establish_link()
834 dw_pcie_readl_dbi(pci, PCIE_PORT_DEBUG1)); in imx6_pcie_establish_link()
Dpcie-designware.h291 static inline u32 dw_pcie_readl_dbi(struct dw_pcie *pci, u32 reg) in dw_pcie_readl_dbi() function
342 val = dw_pcie_readl_dbi(pci, reg); in dw_pcie_dbi_ro_wr_en()
353 val = dw_pcie_readl_dbi(pci, reg); in dw_pcie_dbi_ro_wr_dis()
Dpcie-designware-host.c675 val = dw_pcie_readl_dbi(pci, PCI_INTERRUPT_LINE); in dw_pcie_setup_rc()
681 val = dw_pcie_readl_dbi(pci, PCI_PRIMARY_BUS); in dw_pcie_setup_rc()
687 val = dw_pcie_readl_dbi(pci, PCI_COMMAND); in dw_pcie_setup_rc()
Dpcie-artpec6.c307 val = dw_pcie_readl_dbi(pci, ACK_F_ASPM_CTRL_OFF); in artpec6_pcie_set_nfts()
316 val = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in artpec6_pcie_set_nfts()
Dpci-dra7xx.c868 val = dw_pcie_readl_dbi(pci, PCI_COMMAND); in dra7xx_pcie_suspend()
885 val = dw_pcie_readl_dbi(pci, PCI_COMMAND); in dra7xx_pcie_resume()
Dpci-keystone.c500 val = dw_pcie_readl_dbi(pci, PCIE_PORT_DEBUG0); in ks_pcie_link_up()
1131 val = dw_pcie_readl_dbi(pci, EXP_CAP_ID_OFFSET + PCI_EXP_LNKCAP); in ks_pcie_set_link_speed()
1139 val = dw_pcie_readl_dbi(pci, EXP_CAP_ID_OFFSET + PCI_EXP_LNKCTL2); in ks_pcie_set_link_speed()