Searched refs:SDCC_HC_REG_DDR_CONFIG (Results 1 – 1 of 1) sorted by relevance
14 #define SDCC_HC_REG_DDR_CONFIG 0xC macro119 rgmii_readl(ethqos, SDCC_HC_REG_DDR_CONFIG)); in rgmii_dump()168 { .offset = SDCC_HC_REG_DDR_CONFIG, .value = 0x00000000 },284 57, SDCC_HC_REG_DDR_CONFIG); in ethqos_rgmii_macro_init()287 SDCC_HC_REG_DDR_CONFIG); in ethqos_rgmii_macro_init()315 (BIT(29) | BIT(27)), SDCC_HC_REG_DDR_CONFIG); in ethqos_rgmii_macro_init()318 SDCC_HC_REG_DDR_CONFIG); in ethqos_rgmii_macro_init()321 SDCC_HC_REG_DDR_CONFIG); in ethqos_rgmii_macro_init()349 (BIT(29) | BIT(27)), SDCC_HC_REG_DDR_CONFIG); in ethqos_rgmii_macro_init()352 SDCC_HC_REG_DDR_CONFIG); in ethqos_rgmii_macro_init()[all …]
