Searched refs:IMX_AUDMUX_V2_PDCR_RXDSEL (Results 1 – 23 of 23) sorted by relevance
67 IMX_AUDMUX_V2_PDCR_RXDSEL(0)); in imx_phycore_init()72 IMX_AUDMUX_V2_PDCR_RXDSEL(3)); in imx_phycore_init()
109 IMX_AUDMUX_V2_PDCR_RXDSEL(MX31_AUDMUX_PORT1_SSI0) | in imx_mc13783_probe()122 IMX_AUDMUX_V2_PDCR_RXDSEL(MX31_AUDMUX_PORT4_SSI_PINS_4)); in imx_mc13783_probe()
175 IMX_AUDMUX_V2_PDCR_RXDSEL(ext_port) in eukrea_tlv320_probe()179 IMX_AUDMUX_V2_PDCR_RXDSEL(int_port) in eukrea_tlv320_probe()
260 pdcr = IMX_AUDMUX_V2_PDCR_RXDSEL(MX31_AUDMUX_PORT5_SSI_PINS_5); in wm1133_ev1_audio_init()264 pdcr = IMX_AUDMUX_V2_PDCR_RXDSEL(MX31_AUDMUX_PORT1_SSI0); in wm1133_ev1_audio_init()
117 IMX_AUDMUX_V2_PDCR_RXDSEL(ext_port)); in imx_es8328_probe()124 IMX_AUDMUX_V2_PDCR_RXDSEL(int_port)); in imx_es8328_probe()
85 IMX_AUDMUX_V2_PDCR_RXDSEL(ext_port)); in imx_sgtl5000_probe()92 IMX_AUDMUX_V2_PDCR_RXDSEL(int_port)); in imx_sgtl5000_probe()
405 IMX_AUDMUX_V2_PDCR_RXDSEL(ext_port); in fsl_asoc_card_audmux_init()416 IMX_AUDMUX_V2_PDCR_RXDSEL(ext_port)); in fsl_asoc_card_audmux_init()424 IMX_AUDMUX_V2_PDCR_RXDSEL(int_port); in fsl_asoc_card_audmux_init()435 IMX_AUDMUX_V2_PDCR_RXDSEL(int_port)); in fsl_asoc_card_audmux_init()
85 IMX_AUDMUX_V2_PDCR_RXDSEL(4)93 IMX_AUDMUX_V2_PDCR_RXDSEL(1)
199 IMX_AUDMUX_V2_PDCR_RXDSEL(MX51_AUDMUX_PORT3)207 IMX_AUDMUX_V2_PDCR_RXDSEL(MX51_AUDMUX_PORT1_SSI0)219 IMX_AUDMUX_V2_PDCR_RXDSEL(MX51_AUDMUX_PORT4)227 IMX_AUDMUX_V2_PDCR_RXDSEL(MX51_AUDMUX_PORT2_SSI1)
146 IMX_AUDMUX_V2_PDCR_RXDSEL(2)154 IMX_AUDMUX_V2_PDCR_RXDSEL(0)
120 IMX_AUDMUX_V2_PDCR_RXDSEL(MX51_AUDMUX_PORT4)128 IMX_AUDMUX_V2_PDCR_RXDSEL(MX51_AUDMUX_PORT1_SSI0)
50 IMX_AUDMUX_V2_PDCR_RXDSEL(2)58 IMX_AUDMUX_V2_PDCR_RXDSEL(1)
129 IMX_AUDMUX_V2_PDCR_RXDSEL(MX51_AUDMUX_PORT4)137 IMX_AUDMUX_V2_PDCR_RXDSEL(MX51_AUDMUX_PORT1_SSI0)
812 IMX_AUDMUX_V2_PDCR_RXDSEL(2)820 IMX_AUDMUX_V2_PDCR_RXDSEL(0)832 IMX_AUDMUX_V2_PDCR_RXDSEL(4)840 IMX_AUDMUX_V2_PDCR_RXDSEL(1)
158 IMX_AUDMUX_V2_PDCR_RXDSEL(4)166 IMX_AUDMUX_V2_PDCR_RXDSEL(0)
141 IMX_AUDMUX_V2_PDCR_RXDSEL(4)149 IMX_AUDMUX_V2_PDCR_RXDSEL(1)>;
151 IMX_AUDMUX_V2_PDCR_RXDSEL(3)164 IMX_AUDMUX_V2_PDCR_RXDSEL(1)
158 IMX_AUDMUX_V2_PDCR_RXDSEL(5)173 IMX_AUDMUX_V2_PDCR_RXDSEL(1)
138 IMX_AUDMUX_V2_PDCR_RXDSEL(4)146 IMX_AUDMUX_V2_PDCR_RXDSEL(0)>;
190 IMX_AUDMUX_V2_PDCR_RXDSEL(4)198 IMX_AUDMUX_V2_PDCR_RXDSEL(0)
227 IMX_AUDMUX_V2_PDCR_RXDSEL(4)235 IMX_AUDMUX_V2_PDCR_RXDSEL(0)
270 IMX_AUDMUX_V2_PDCR_RXDSEL(2)278 IMX_AUDMUX_V2_PDCR_RXDSEL(1)
59 #define IMX_AUDMUX_V2_PDCR_RXDSEL(x) (((x) & 0x7) << 13) macro
