Searched refs:pcie_lane (Results 1 – 14 of 14) sorted by relevance
55 uint8_t pcie_lane[MAX_PCIE_CONF]; member
1341 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 1) ? "x1" : in navi10_print_clk_levels()1342 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 2) ? "x2" : in navi10_print_clk_levels()1343 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 3) ? "x4" : in navi10_print_clk_levels()1344 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 4) ? "x8" : in navi10_print_clk_levels()1345 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 5) ? "x12" : in navi10_print_clk_levels()1346 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 6) ? "x16" : "", in navi10_print_clk_levels()1349 (lane_width == dpm_context->dpm_tables.pcie_table.pcie_lane[i]) ? in navi10_print_clk_levels()2199 dpm_context->dpm_tables.pcie_table.pcie_lane[i] = pptable->PcieLaneCount[i]; in navi10_update_pcie_parameters()2218 dpm_context->dpm_tables.pcie_table.pcie_lane[i] = pcie_width_cap; in navi10_update_pcie_parameters()
1131 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 1) ? "x1" : in sienna_cichlid_print_clk_levels()1132 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 2) ? "x2" : in sienna_cichlid_print_clk_levels()1133 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 3) ? "x4" : in sienna_cichlid_print_clk_levels()1134 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 4) ? "x8" : in sienna_cichlid_print_clk_levels()1135 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 5) ? "x12" : in sienna_cichlid_print_clk_levels()1136 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 6) ? "x16" : "", in sienna_cichlid_print_clk_levels()1139 (lane_width == dpm_context->dpm_tables.pcie_table.pcie_lane[i]) ? in sienna_cichlid_print_clk_levels()1884 dpm_context->dpm_tables.pcie_table.pcie_lane[i] = table_member2[i]; in sienna_cichlid_update_pcie_parameters()1906 dpm_context->dpm_tables.pcie_table.pcie_lane[i] = pcie_width_cap; in sienna_cichlid_update_pcie_parameters()
3440 smu7_ps->performance_levels[i].pcie_lane = data->pcie_gen_performance.max; in smu7_apply_state_adjust_rules()3531 ps->performance_levels[0].pcie_lane = data->vbios_boot_state.pcie_lane_bootup_value; in smu7_dpm_patch_boot_state()3626 performance_level->pcie_lane = get_pcie_lane_support(data->pcie_lane_cap, in smu7_get_pp_table_entry_callback_func_v1()3643 performance_level->pcie_lane = get_pcie_lane_support(data->pcie_lane_cap, in smu7_get_pp_table_entry_callback_func_v1()3710 ps->performance_levels[i].pcie_lane) in smu7_get_pp_table_entry_v1()3712 ps->performance_levels[i].pcie_lane; in smu7_get_pp_table_entry_v1()3714 ps->performance_levels[i].pcie_lane) in smu7_get_pp_table_entry_v1()3716 ps->performance_levels[i].pcie_lane; in smu7_get_pp_table_entry_v1()3734 ps->performance_levels[i].pcie_lane) in smu7_get_pp_table_entry_v1()3736 ps->performance_levels[i].pcie_lane; in smu7_get_pp_table_entry_v1()[all …]
58 uint16_t pcie_lane; member
121 uint8_t pcie_lane[MAX_PCIE_CONF]; member
142 uint8_t pcie_lane[MAX_PCIE_CONF]; member
173 uint8_t pcie_lane[MAX_PCIE_CONF]; member
1271 pcie_table->pcie_lane[i] = (uint8_t)encode_pcie_lane_width( in vega10_setup_default_pcie_table()1274 pcie_table->pcie_lane[i] = (uint8_t)encode_pcie_lane_width( in vega10_setup_default_pcie_table()1570 pp_table->PcieLaneCount[i] = pcie_table->pcie_lane[i]; in vega10_populate_smc_link_levels()1583 pp_table->PcieLaneCount[i] = pcie_table->pcie_lane[j]; in vega10_populate_smc_link_levels()
78 uint8_t pcie_lane[MAX_PCIE_CONF]; member
100 uint8_t pcie_lane[MAX_PCIE_CONF]; member
43 u16 pcie_lane; member
3740 state->performance_levels[0].pcie_lane, in ci_trim_dpm_states()3742 state->performance_levels[high_limit_count].pcie_lane); in ci_trim_dpm_states()5457 pl->pcie_lane = r600_get_pcie_lane_support(rdev, in ci_parse_pplib_clock_info()5476 pl->pcie_lane = pi->vbios_boot_state.pcie_lane_bootup_value; in ci_parse_pplib_clock_info()5486 if (pi->pcie_lane_powersaving.max < pl->pcie_lane) in ci_parse_pplib_clock_info()5487 pi->pcie_lane_powersaving.max = pl->pcie_lane; in ci_parse_pplib_clock_info()5488 if (pi->pcie_lane_powersaving.min > pl->pcie_lane) in ci_parse_pplib_clock_info()5489 pi->pcie_lane_powersaving.min = pl->pcie_lane; in ci_parse_pplib_clock_info()5497 if (pi->pcie_lane_performance.max < pl->pcie_lane) in ci_parse_pplib_clock_info()5498 pi->pcie_lane_performance.max = pl->pcie_lane; in ci_parse_pplib_clock_info()[all …]
