Searched refs:RREG32_PCIE_PORT (Results 1 – 16 of 16) sorted by relevance
1406 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_get_pcie_lanes()1455 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_set_pcie_lanes()2136 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()2179 tmp = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_pcie_gen3_enable()2207 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()2211 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()2256 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()2278 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()2283 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()2344 orig = data = RREG32_PCIE_PORT(PCIE_LC_N_FTS_CNTL); in si_program_aspm()[all …]
1075 #define RREG32_PCIE_PORT(reg) adev->pciep_rreg(adev, (reg)) macro
2050 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable()2053 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable()2066 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()2079 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()2083 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()2087 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()2091 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()2096 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable()
55 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv6xx_force_pcie_gen1()59 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv6xx_force_pcie_gen1()64 if (!(RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & LC_CURRENT_DATA_RATE)) in rv6xx_force_pcie_gen1()69 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv6xx_force_pcie_gen1()78 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv6xx_enable_pcie_gen2_support()92 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & ~LC_HW_VOLTAGE_IF_CONTROL_MASK; in rv6xx_enable_bif_dynamic_pcie_gen2()104 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L0S_INACTIVITY_MASK; in rv6xx_enable_l0s()113 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL); in rv6xx_enable_l1()125 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L1_INACTIVITY_MASK; in rv6xx_enable_pll_sleep_in_l1()
6244 orig = data = RREG32_PCIE_PORT(PCIE_CNTL2); in cik_enable_bif_mgls()9527 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in cik_pcie_gen3_enable()9566 tmp = RREG32_PCIE_PORT(PCIE_LC_STATUS1); in cik_pcie_gen3_enable()9571 tmp = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in cik_pcie_gen3_enable()9600 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in cik_pcie_gen3_enable()9604 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in cik_pcie_gen3_enable()9651 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in cik_pcie_gen3_enable()9673 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in cik_pcie_gen3_enable()9678 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in cik_pcie_gen3_enable()9701 orig = data = RREG32_PCIE_PORT(PCIE_LC_N_FTS_CNTL); in cik_program_aspm()[all …]
7114 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()7158 tmp = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_pcie_gen3_enable()7187 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()7191 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()7239 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()7261 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()7266 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()7285 orig = data = RREG32_PCIE_PORT(PCIE_LC_N_FTS_CNTL); in si_program_aspm()7291 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL3); in si_program_aspm()7301 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL); in si_program_aspm()[all …]
4445 link_width_cntl = RREG32_PCIE_PORT(RADEON_PCIE_LC_LINK_WIDTH_CNTL); in r600_set_pcie_lanes()4470 link_width_cntl = RREG32_PCIE_PORT(RADEON_PCIE_LC_LINK_WIDTH_CNTL); in r600_get_pcie_lanes()4517 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()4530 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable()4533 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable()4546 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()4581 training_cntl = RREG32_PCIE_PORT(PCIE_LC_TRAINING_CNTL); in r600_pcie_gen2_enable()4585 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()4590 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()4595 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable()
5346 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()5357 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in evergreen_pcie_gen2_enable()5361 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()5365 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()5369 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()5373 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()5378 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in evergreen_pcie_gen2_enable()5442 pcie_lc_cntl = pcie_lc_cntl_old = RREG32_PCIE_PORT(PCIE_LC_CNTL); in evergreen_program_aspm()5508 data = orig = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in evergreen_program_aspm()
74 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_enable_bif_dynamic_pcie_gen2()95 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L0S_INACTIVITY_MASK; in rv770_enable_l0s()104 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL); in rv770_enable_l1()116 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L1_INACTIVITY_MASK; in rv770_enable_pll_sleep_in_l1()1609 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_get_pcie_gen2_status()
56 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in cypress_enable_bif_dynamic_pcie_gen2()310 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in cypress_pcie_performance_request()338 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in cypress_advertise_gen2_capability()
1339 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in btc_enable_bif_dynamic_pcie_gen2()
3444 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in ni_advertise_gen2_capability()3464 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in ni_enable_bif_dynamic_pcie_gen2()
2531 #define RREG32_PCIE_PORT(reg) rdev->pciep_rreg(rdev, (reg)) macro
4802 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & LC_CURRENT_DATA_RATE_MASK; in ci_get_current_pcie_speed()4812 link_width = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL) & LC_LINK_WIDTH_RD_MASK; in ci_get_current_pcie_lane_number()
5717 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & LC_CURRENT_DATA_RATE_MASK; in si_get_current_pcie_speed()
6169 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & LC_CURRENT_DATA_RATE_MASK; in si_get_current_pcie_speed()
