Lines Matching full:bit
33 #define MT8195_TOP_AXI_PROT_EN_VDOSYS0 BIT(6)
34 #define MT8195_TOP_AXI_PROT_EN_VPPSYS0 BIT(10)
35 #define MT8195_TOP_AXI_PROT_EN_MFG1 BIT(11)
37 #define MT8195_TOP_AXI_PROT_EN_VPPSYS0_2ND BIT(23)
39 #define MT8195_TOP_AXI_PROT_EN_1_CAM BIT(22)
40 #define MT8195_TOP_AXI_PROT_EN_2_CAM BIT(0)
42 #define MT8195_TOP_AXI_PROT_EN_2_MFG1 BIT(7)
43 #define MT8195_TOP_AXI_PROT_EN_2_AUDIO (BIT(9) | BIT(11))
44 #define MT8195_TOP_AXI_PROT_EN_2_ADSP (BIT(12) | GENMASK(16, 14))
45 #define MT8195_TOP_AXI_PROT_EN_MM_CAM (BIT(0) | BIT(2) | BIT(4))
46 #define MT8195_TOP_AXI_PROT_EN_MM_IPE BIT(1)
47 #define MT8195_TOP_AXI_PROT_EN_MM_IMG BIT(3)
50 #define MT8195_TOP_AXI_PROT_EN_MM_VENC (BIT(9) | BIT(11))
51 #define MT8195_TOP_AXI_PROT_EN_MM_VENC_CORE1 (BIT(10) | BIT(12))
52 #define MT8195_TOP_AXI_PROT_EN_MM_VDEC0 BIT(13)
53 #define MT8195_TOP_AXI_PROT_EN_MM_VDEC1 BIT(14)
54 #define MT8195_TOP_AXI_PROT_EN_MM_VDOSYS1_2ND BIT(22)
55 #define MT8195_TOP_AXI_PROT_EN_MM_VPPSYS1_2ND BIT(23)
56 #define MT8195_TOP_AXI_PROT_EN_MM_CAM_2ND BIT(24)
57 #define MT8195_TOP_AXI_PROT_EN_MM_IMG_2ND BIT(25)
58 #define MT8195_TOP_AXI_PROT_EN_MM_VENC_2ND BIT(26)
59 #define MT8195_TOP_AXI_PROT_EN_MM_WPESYS BIT(27)
60 #define MT8195_TOP_AXI_PROT_EN_MM_VDEC0_2ND BIT(28)
61 #define MT8195_TOP_AXI_PROT_EN_MM_VDEC1_2ND BIT(29)
63 #define MT8195_TOP_AXI_PROT_EN_MM_2_VPPSYS0_2ND (GENMASK(1, 0) | BIT(4) | BIT(11))
64 #define MT8195_TOP_AXI_PROT_EN_MM_2_VENC BIT(2)
65 #define MT8195_TOP_AXI_PROT_EN_MM_2_VENC_CORE1 (BIT(3) | BIT(15))
66 #define MT8195_TOP_AXI_PROT_EN_MM_2_CAM (BIT(5) | BIT(17))
67 #define MT8195_TOP_AXI_PROT_EN_MM_2_VPPSYS1 (GENMASK(7, 6) | BIT(18))
69 #define MT8195_TOP_AXI_PROT_EN_MM_2_VDOSYS1 BIT(10)
70 #define MT8195_TOP_AXI_PROT_EN_MM_2_VDEC2_2ND BIT(12)
71 #define MT8195_TOP_AXI_PROT_EN_MM_2_VDEC0_2ND BIT(13)
72 #define MT8195_TOP_AXI_PROT_EN_MM_2_WPESYS_2ND BIT(14)
73 #define MT8195_TOP_AXI_PROT_EN_MM_2_IPE BIT(16)
74 #define MT8195_TOP_AXI_PROT_EN_MM_2_VDEC2 BIT(21)
75 #define MT8195_TOP_AXI_PROT_EN_MM_2_VDEC0 BIT(22)
77 #define MT8195_TOP_AXI_PROT_EN_VDNR_1_EPD_TX BIT(1)
78 #define MT8195_TOP_AXI_PROT_EN_VDNR_1_DP_TX BIT(2)
79 #define MT8195_TOP_AXI_PROT_EN_VDNR_PCIE_MAC_P0 (BIT(11) | BIT(28))
80 #define MT8195_TOP_AXI_PROT_EN_VDNR_PCIE_MAC_P1 (BIT(12) | BIT(29))
81 #define MT8195_TOP_AXI_PROT_EN_VDNR_1_PCIE_MAC_P0 BIT(13)
82 #define MT8195_TOP_AXI_PROT_EN_VDNR_1_PCIE_MAC_P1 BIT(14)
83 #define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_MFG1 (BIT(17) | BIT(19))
84 #define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_VPPSYS0 BIT(20)
85 #define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_VDOSYS0 BIT(21)
106 #define MT8192_TOP_AXI_PROT_EN_DISP (BIT(6) | BIT(23))
107 #define MT8192_TOP_AXI_PROT_EN_CONN (BIT(13) | BIT(18))
108 #define MT8192_TOP_AXI_PROT_EN_CONN_2ND BIT(14)
110 #define MT8192_TOP_AXI_PROT_EN_1_CONN BIT(10)
111 #define MT8192_TOP_AXI_PROT_EN_1_MFG1 BIT(21)
112 #define MT8192_TOP_AXI_PROT_EN_1_CAM BIT(22)
113 #define MT8192_TOP_AXI_PROT_EN_2_CAM BIT(0)
114 #define MT8192_TOP_AXI_PROT_EN_2_ADSP BIT(3)
115 #define MT8192_TOP_AXI_PROT_EN_2_AUDIO BIT(4)
117 #define MT8192_TOP_AXI_PROT_EN_2_MFG1_2ND BIT(7)
118 #define MT8192_TOP_AXI_PROT_EN_MM_CAM (BIT(0) | BIT(2))
119 #define MT8192_TOP_AXI_PROT_EN_MM_DISP (BIT(0) | BIT(2) | \
120 BIT(10) | BIT(12) | \
121 BIT(14) | BIT(16) | \
122 BIT(24) | BIT(26))
123 #define MT8192_TOP_AXI_PROT_EN_MM_CAM_2ND (BIT(1) | BIT(3))
124 #define MT8192_TOP_AXI_PROT_EN_MM_DISP_2ND (BIT(1) | BIT(3) | \
125 BIT(15) | BIT(17) | \
126 BIT(25) | BIT(27))
127 #define MT8192_TOP_AXI_PROT_EN_MM_ISP2 BIT(14)
128 #define MT8192_TOP_AXI_PROT_EN_MM_ISP2_2ND BIT(15)
129 #define MT8192_TOP_AXI_PROT_EN_MM_IPE BIT(16)
130 #define MT8192_TOP_AXI_PROT_EN_MM_IPE_2ND BIT(17)
131 #define MT8192_TOP_AXI_PROT_EN_MM_VDEC BIT(24)
132 #define MT8192_TOP_AXI_PROT_EN_MM_VDEC_2ND BIT(25)
133 #define MT8192_TOP_AXI_PROT_EN_MM_VENC BIT(26)
134 #define MT8192_TOP_AXI_PROT_EN_MM_VENC_2ND BIT(27)
135 #define MT8192_TOP_AXI_PROT_EN_MM_2_ISP BIT(8)
136 #define MT8192_TOP_AXI_PROT_EN_MM_2_DISP (BIT(8) | BIT(12))
137 #define MT8192_TOP_AXI_PROT_EN_MM_2_ISP_2ND BIT(9)
138 #define MT8192_TOP_AXI_PROT_EN_MM_2_DISP_2ND (BIT(9) | BIT(13))
139 #define MT8192_TOP_AXI_PROT_EN_MM_2_MDP BIT(12)
140 #define MT8192_TOP_AXI_PROT_EN_MM_2_MDP_2ND BIT(13)
141 #define MT8192_TOP_AXI_PROT_EN_VDNR_CAM BIT(21)
167 #define MT8188_TOP_AXI_PROT_EN_MFG1_STEP1 BIT(11)
168 #define MT8188_TOP_AXI_PROT_EN_2_MFG1_STEP2 BIT(7)
169 #define MT8188_TOP_AXI_PROT_EN_1_MFG1_STEP3 BIT(19)
170 #define MT8188_TOP_AXI_PROT_EN_2_MFG1_STEP4 BIT(5)
172 #define MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_MFG1_STEP6 BIT(17)
174 #define MT8188_TOP_AXI_PROT_EN_PEXTP_MAC_P0_STEP1 BIT(2)
175 #define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_PEXTP_MAC_P0_STEP2 (BIT(8) | BIT(18) | BIT(30))
176 #define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_ETHER_STEP1 BIT(24)
177 #define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_HDMI_TX_STEP1 BIT(20)
179 #define MT8188_TOP_AXI_PROT_EN_2_ADSP_AO_STEP2 (GENMASK(4, 3) | BIT(28))
180 #define MT8188_TOP_AXI_PROT_EN_2_ADSP_INFRA_STEP1 (GENMASK(16, 14) | BIT(23) | \
181 BIT(27))
185 #define MT8188_TOP_AXI_PROT_EN_2_AUDIO_STEP1 BIT(20)
186 #define MT8188_TOP_AXI_PROT_EN_2_AUDIO_STEP2 BIT(12)
187 #define MT8188_TOP_AXI_PROT_EN_2_AUDIO_ASRC_STEP1 BIT(24)
188 #define MT8188_TOP_AXI_PROT_EN_2_AUDIO_ASRC_STEP2 BIT(13)
190 #define MT8188_TOP_AXI_PROT_EN_VPPSYS0_STEP1 BIT(10)
192 #define MT8188_TOP_AXI_PROT_EN_VPPSYS0_STEP3 BIT(23)
193 #define MT8188_TOP_AXI_PROT_EN_MM_2_VPPSYS0_STEP4 (BIT(1) | BIT(4) | BIT(11))
194 #define MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_VPPSYS0_STEP5 (BIT(20))
196 #define MT8188_TOP_AXI_PROT_EN_VDOSYS0_STEP2 BIT(6)
197 #define MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_VDOSYS0_STEP3 BIT(21)
199 #define MT8188_TOP_AXI_PROT_EN_MM_VDOSYS1_STEP2 BIT(22)
200 #define MT8188_TOP_AXI_PROT_EN_MM_2_VDOSYS1_STEP3 BIT(10)
201 #define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_DP_TX_STEP1 BIT(23)
202 #define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_EDP_TX_STEP1 BIT(22)
205 #define MT8188_TOP_AXI_PROT_EN_MM_VPPSYS1_STEP2 BIT(23)
206 #define MT8188_TOP_AXI_PROT_EN_MM_2_VPPSYS1_STEP3 BIT(18)
207 #define MT8188_TOP_AXI_PROT_EN_MM_2_WPE_STEP1 BIT(23)
208 #define MT8188_TOP_AXI_PROT_EN_MM_2_WPE_STEP2 BIT(21)
209 #define MT8188_TOP_AXI_PROT_EN_MM_VDEC0_STEP1 BIT(13)
210 #define MT8188_TOP_AXI_PROT_EN_MM_2_VDEC0_STEP2 BIT(13)
211 #define MT8188_TOP_AXI_PROT_EN_MM_VDEC1_STEP1 BIT(14)
212 #define MT8188_TOP_AXI_PROT_EN_MM_VDEC1_STEP2 BIT(29)
213 #define MT8188_TOP_AXI_PROT_EN_MM_VENC_STEP1 (BIT(9) | BIT(11))
214 #define MT8188_TOP_AXI_PROT_EN_MM_VENC_STEP2 BIT(26)
215 #define MT8188_TOP_AXI_PROT_EN_MM_2_VENC_STEP3 BIT(2)
216 #define MT8188_TOP_AXI_PROT_EN_MM_IMG_VCORE_STEP1 (BIT(1) | BIT(3))
217 #define MT8188_TOP_AXI_PROT_EN_MM_IMG_VCORE_STEP2 BIT(25)
218 #define MT8188_TOP_AXI_PROT_EN_MM_2_IMG_VCORE_STEP3 BIT(16)
221 #define MT8188_TOP_AXI_PROT_EN_MM_CAM_VCORE_STEP1 (BIT(2) | BIT(4))
222 #define MT8188_TOP_AXI_PROT_EN_2_CAM_VCORE_STEP2 BIT(0)
223 #define MT8188_TOP_AXI_PROT_EN_1_CAM_VCORE_STEP3 BIT(22)
224 #define MT8188_TOP_AXI_PROT_EN_MM_CAM_VCORE_STEP4 BIT(24)
225 #define MT8188_TOP_AXI_PROT_EN_MM_2_CAM_VCORE_STEP5 BIT(17)
227 #define MT8188_TOP_AXI_PROT_EN_2_CAM_MAIN_STEP2 BIT(2)
229 #define MT8188_TOP_AXI_PROT_EN_2_CAM_MAIN_STEP4 BIT(1)
237 #define MT8188_SMI_COMMON_SMI_CLAMP_IPE_TO_VPP1 BIT(0)
253 #define MT8188_SMI_LARB10_RESET BIT(0)
254 #define MT8188_SMI_LARB11A_RESET BIT(0)
255 #define MT8188_SMI_LARB11C_RESET BIT(0)
256 #define MT8188_SMI_LARB12_RESET BIT(8)
257 #define MT8188_SMI_LARB11B_RESET BIT(0)
258 #define MT8188_SMI_LARB15_RESET BIT(0)
259 #define MT8188_SMI_LARB16B_RESET BIT(4)
260 #define MT8188_SMI_LARB17B_RESET BIT(4)
261 #define MT8188_SMI_LARB16A_RESET BIT(4)
262 #define MT8188_SMI_LARB17A_RESET BIT(4)
280 #define MT8186_TOP_AXI_PROT_EN_MFG1_STEP3 (BIT(25))
281 #define MT8186_TOP_AXI_PROT_EN_1_MFG1_STEP4 (BIT(29))
286 #define MT8186_TOP_AXI_PROT_EN_1_IMG_STEP1 (BIT(23))
287 #define MT8186_TOP_AXI_PROT_EN_1_IMG_STEP2 (BIT(15))
289 #define MT8186_TOP_AXI_PROT_EN_1_IPE_STEP1 (BIT(24))
290 #define MT8186_TOP_AXI_PROT_EN_1_IPE_STEP2 (BIT(16))
295 #define MT8186_TOP_AXI_PROT_EN_1_VENC_STEP1 (BIT(31))
296 #define MT8186_TOP_AXI_PROT_EN_1_VENC_STEP2 (BIT(19))
298 #define MT8186_TOP_AXI_PROT_EN_1_VDEC_STEP1 (BIT(30))
299 #define MT8186_TOP_AXI_PROT_EN_1_VDEC_STEP2 (BIT(17))
301 #define MT8186_TOP_AXI_PROT_EN_2_WPE_STEP1 (BIT(17))
302 #define MT8186_TOP_AXI_PROT_EN_2_WPE_STEP2 (BIT(16))
304 #define MT8186_TOP_AXI_PROT_EN_1_CONN_ON_STEP1 (BIT(18))
305 #define MT8186_TOP_AXI_PROT_EN_CONN_ON_STEP2 (BIT(14))
306 #define MT8186_TOP_AXI_PROT_EN_CONN_ON_STEP3 (BIT(13))
307 #define MT8186_TOP_AXI_PROT_EN_CONN_ON_STEP4 (BIT(16))
325 #define MT8183_TOP_AXI_PROT_EN_DISP (BIT(10) | BIT(11))
326 #define MT8183_TOP_AXI_PROT_EN_CONN (BIT(13) | BIT(14))
327 #define MT8183_TOP_AXI_PROT_EN_MFG (BIT(21) | BIT(22))
328 #define MT8183_TOP_AXI_PROT_EN_CAM BIT(28)
329 #define MT8183_TOP_AXI_PROT_EN_VPU_TOP BIT(27)
330 #define MT8183_TOP_AXI_PROT_EN_1_DISP (BIT(16) | BIT(17))
332 #define MT8183_TOP_AXI_PROT_EN_MM_ISP (BIT(3) | BIT(8))
333 #define MT8183_TOP_AXI_PROT_EN_MM_ISP_2ND BIT(10)
334 #define MT8183_TOP_AXI_PROT_EN_MM_CAM (BIT(4) | BIT(5) | \
335 BIT(9) | BIT(13))
337 BIT(12))
338 #define MT8183_TOP_AXI_PROT_EN_MM_VPU_TOP_2ND (BIT(10) | BIT(11))
339 #define MT8183_TOP_AXI_PROT_EN_MM_CAM_2ND BIT(11)
340 #define MT8183_TOP_AXI_PROT_EN_MCU_VPU_CORE0_2ND (BIT(0) | BIT(2) | \
341 BIT(4))
342 #define MT8183_TOP_AXI_PROT_EN_MCU_VPU_CORE1_2ND (BIT(1) | BIT(3) | \
343 BIT(5))
344 #define MT8183_TOP_AXI_PROT_EN_MCU_VPU_CORE0 BIT(6)
345 #define MT8183_TOP_AXI_PROT_EN_MCU_VPU_CORE1 BIT(7)
352 #define MT8183_SMI_COMMON_SMI_CLAMP_VENC BIT(1)
353 #define MT8183_SMI_COMMON_SMI_CLAMP_ISP BIT(2)
354 #define MT8183_SMI_COMMON_SMI_CLAMP_CAM (BIT(3) | BIT(4))
355 #define MT8183_SMI_COMMON_SMI_CLAMP_VPU_TOP (BIT(5) | BIT(6))
356 #define MT8183_SMI_COMMON_SMI_CLAMP_VDEC BIT(7)
358 #define MT8173_TOP_AXI_PROT_EN_MCI_M2 BIT(0)
359 #define MT8173_TOP_AXI_PROT_EN_MM_M0 BIT(1)
360 #define MT8173_TOP_AXI_PROT_EN_MM_M1 BIT(2)
361 #define MT8173_TOP_AXI_PROT_EN_MMAPB_S BIT(6)
362 #define MT8173_TOP_AXI_PROT_EN_L2C_M2 BIT(9)
363 #define MT8173_TOP_AXI_PROT_EN_L2SS_SMI BIT(11)
364 #define MT8173_TOP_AXI_PROT_EN_L2SS_ADD BIT(12)
365 #define MT8173_TOP_AXI_PROT_EN_CCI_M2 BIT(13)
366 #define MT8173_TOP_AXI_PROT_EN_MFG_S BIT(14)
367 #define MT8173_TOP_AXI_PROT_EN_PERI_M0 BIT(15)
368 #define MT8173_TOP_AXI_PROT_EN_PERI_M1 BIT(16)
369 #define MT8173_TOP_AXI_PROT_EN_DEBUGSYS BIT(17)
370 #define MT8173_TOP_AXI_PROT_EN_CQ_DMA BIT(18)
371 #define MT8173_TOP_AXI_PROT_EN_GCPU BIT(19)
372 #define MT8173_TOP_AXI_PROT_EN_IOMMU BIT(20)
373 #define MT8173_TOP_AXI_PROT_EN_MFG_M0 BIT(21)
374 #define MT8173_TOP_AXI_PROT_EN_MFG_M1 BIT(22)
375 #define MT8173_TOP_AXI_PROT_EN_MFG_SNOOP_OUT BIT(23)
377 #define MT8167_TOP_AXI_PROT_EN_MM_EMI BIT(1)
378 #define MT8167_TOP_AXI_PROT_EN_MCU_MFG BIT(2)
379 #define MT8167_TOP_AXI_PROT_EN_CONN_EMI BIT(4)
380 #define MT8167_TOP_AXI_PROT_EN_MFG_EMI BIT(5)
381 #define MT8167_TOP_AXI_PROT_EN_CONN_MCU BIT(8)
382 #define MT8167_TOP_AXI_PROT_EN_MCU_CONN BIT(9)
383 #define MT8167_TOP_AXI_PROT_EN_MCU_MM BIT(11)
385 #define MT2701_TOP_AXI_PROT_EN_MM_M0 BIT(1)
386 #define MT2701_TOP_AXI_PROT_EN_CONN_M BIT(2)
387 #define MT2701_TOP_AXI_PROT_EN_CONN_S BIT(8)
389 #define MT7622_TOP_AXI_PROT_EN_ETHSYS (BIT(3) | BIT(17))
390 #define MT7622_TOP_AXI_PROT_EN_HIF0 (BIT(24) | BIT(25))
391 #define MT7622_TOP_AXI_PROT_EN_HIF1 (BIT(26) | BIT(27) | \
392 BIT(28))
393 #define MT7622_TOP_AXI_PROT_EN_WB (BIT(2) | BIT(6) | \
394 BIT(7) | BIT(8))
402 #define MT8192_INFRA_CTRL_DISABLE_MFG2ACP BIT(9)
405 #define F_DDR_4GB_SUPPORT_EN BIT(13)