43 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_get_direction()  local
45 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_get_direction()
46 	pin_reg = readl(gpio_dev->base + offset * 4);  in amd_gpio_get_direction()
47 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_get_direction()
59 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_direction_input()  local
61 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_direction_input()
62 	pin_reg = readl(gpio_dev->base + offset * 4);  in amd_gpio_direction_input()
64 	writel(pin_reg, gpio_dev->base + offset * 4);  in amd_gpio_direction_input()
65 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_direction_input()
75 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_direction_output()  local
77 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_direction_output()
78 	pin_reg = readl(gpio_dev->base + offset * 4);  in amd_gpio_direction_output()
84 	writel(pin_reg, gpio_dev->base + offset * 4);  in amd_gpio_direction_output()
85 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_direction_output()
94 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_get_value()  local
96 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_get_value()
97 	pin_reg = readl(gpio_dev->base + offset * 4);  in amd_gpio_get_value()
98 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_get_value()
107 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_set_value()  local
109 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_set_value()
110 	pin_reg = readl(gpio_dev->base + offset * 4);  in amd_gpio_set_value()
115 	writel(pin_reg, gpio_dev->base + offset * 4);  in amd_gpio_set_value()
116 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_set_value()
119 static int amd_gpio_set_debounce(struct amd_gpio *gpio_dev, unsigned int offset,  in amd_gpio_set_debounce()  argument
128 		pin_reg = readl(gpio_dev->base + WAKE_INT_MASTER_REG);  in amd_gpio_set_debounce()
133 	pin_reg = readl(gpio_dev->base + offset * 4);  in amd_gpio_set_debounce()
182 	writel(pin_reg, gpio_dev->base + offset * 4);  in amd_gpio_set_debounce()
194 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_dbg_show()  local
213 	seq_printf(s, "WAKE_INT_MASTER_REG: 0x%08x\n", readl(gpio_dev->base + WAKE_INT_MASTER_REG));  in amd_gpio_dbg_show()
214 	for (bank = 0; bank < gpio_dev->hwbank_num; bank++) {  in amd_gpio_dbg_show()
243 			raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_dbg_show()
244 			pin_reg = readl(gpio_dev->base + i * 4);  in amd_gpio_dbg_show()
245 			raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_dbg_show()
377 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_irq_enable()  local
381 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_irq_enable()
382 	pin_reg = readl(gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_enable()
385 	writel(pin_reg, gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_enable()
386 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_irq_enable()
394 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_irq_disable()  local
396 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_irq_disable()
397 	pin_reg = readl(gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_disable()
400 	writel(pin_reg, gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_disable()
401 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_irq_disable()
411 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_irq_mask()  local
413 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_irq_mask()
414 	pin_reg = readl(gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_mask()
416 	writel(pin_reg, gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_mask()
417 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_irq_mask()
425 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_irq_unmask()  local
427 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_irq_unmask()
428 	pin_reg = readl(gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_unmask()
430 	writel(pin_reg, gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_unmask()
431 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_irq_unmask()
439 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_irq_set_wake()  local
443 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_irq_set_wake()
444 	pin_reg = readl(gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_set_wake()
451 	writel(pin_reg, gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_set_wake()
452 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_irq_set_wake()
455 		err = enable_irq_wake(gpio_dev->irq);  in amd_gpio_irq_set_wake()
457 		err = disable_irq_wake(gpio_dev->irq);  in amd_gpio_irq_set_wake()
460 		dev_err(&gpio_dev->pdev->dev, "failed to %s wake-up interrupt\n",  in amd_gpio_irq_set_wake()
471 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_irq_eoi()  local
473 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_irq_eoi()
474 	reg = readl(gpio_dev->base + WAKE_INT_MASTER_REG);  in amd_gpio_irq_eoi()
476 	writel(reg, gpio_dev->base + WAKE_INT_MASTER_REG);  in amd_gpio_irq_eoi()
477 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_irq_eoi()
486 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_irq_set_type()  local
488 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_irq_set_type()
489 	pin_reg = readl(gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_set_type()
531 		dev_err(&gpio_dev->pdev->dev, "Invalid type value\n");  in amd_gpio_irq_set_type()
555 	writel(pin_reg_irq_en, gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_set_type()
556 	while ((readl(gpio_dev->base + (d->hwirq)*4) & mask) != mask)  in amd_gpio_irq_set_type()
558 	writel(pin_reg, gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_set_type()
559 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_irq_set_type()
597 	struct amd_gpio *gpio_dev = dev_id;  in do_amd_gpio_irq_handler()  local
598 	struct gpio_chip *gc = &gpio_dev->gc;  in do_amd_gpio_irq_handler()
607 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in do_amd_gpio_irq_handler()
608 	status = readl(gpio_dev->base + WAKE_INT_STATUS_REG1);  in do_amd_gpio_irq_handler()
610 	status |= readl(gpio_dev->base + WAKE_INT_STATUS_REG0);  in do_amd_gpio_irq_handler()
611 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in do_amd_gpio_irq_handler()
615 	regs = gpio_dev->base;  in do_amd_gpio_irq_handler()
645 			raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in do_amd_gpio_irq_handler()
649 				dev_dbg(&gpio_dev->pdev->dev,  in do_amd_gpio_irq_handler()
656 			raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in do_amd_gpio_irq_handler()
664 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in do_amd_gpio_irq_handler()
665 	regval = readl(gpio_dev->base + WAKE_INT_MASTER_REG);  in do_amd_gpio_irq_handler()
667 	writel(regval, gpio_dev->base + WAKE_INT_MASTER_REG);  in do_amd_gpio_irq_handler()
668 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in do_amd_gpio_irq_handler()
685 	struct amd_gpio *gpio_dev = pinctrl_dev_get_drvdata(pctldev);  in amd_get_groups_count()  local
687 	return gpio_dev->ngroups;  in amd_get_groups_count()
693 	struct amd_gpio *gpio_dev = pinctrl_dev_get_drvdata(pctldev);  in amd_get_group_name()  local
695 	return gpio_dev->groups[group].name;  in amd_get_group_name()
703 	struct amd_gpio *gpio_dev = pinctrl_dev_get_drvdata(pctldev);  in amd_get_group_pins()  local
705 	*pins = gpio_dev->groups[group].pins;  in amd_get_group_pins()
706 	*num_pins = gpio_dev->groups[group].npins;  in amd_get_group_pins()
727 	struct amd_gpio *gpio_dev = pinctrl_dev_get_drvdata(pctldev);  in amd_pinconf_get()  local
730 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_pinconf_get()
731 	pin_reg = readl(gpio_dev->base + pin*4);  in amd_pinconf_get()
732 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_pinconf_get()
751 		dev_dbg(&gpio_dev->pdev->dev, "Invalid config param %04x\n",  in amd_pinconf_get()
770 	struct amd_gpio *gpio_dev = pinctrl_dev_get_drvdata(pctldev);  in amd_pinconf_set()  local
772 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_pinconf_set()
776 		pin_reg = readl(gpio_dev->base + pin*4);  in amd_pinconf_set()
780 			ret = amd_gpio_set_debounce(gpio_dev, pin, arg);  in amd_pinconf_set()
801 			dev_dbg(&gpio_dev->pdev->dev,  in amd_pinconf_set()
806 		writel(pin_reg, gpio_dev->base + pin*4);  in amd_pinconf_set()
809 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_pinconf_set()
853 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_set_config()  local
855 	return amd_pinconf_set(gpio_dev->pctrl, pin, &config, 1);  in amd_gpio_set_config()
865 static void amd_gpio_irq_init(struct amd_gpio *gpio_dev)  in amd_gpio_irq_init()  argument
867 	struct pinctrl_desc *desc = gpio_dev->pctrl->desc;  in amd_gpio_irq_init()
877 		const struct pin_desc *pd = pin_desc_get(gpio_dev->pctrl, pin);  in amd_gpio_irq_init()
882 		raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_irq_init()
884 		pin_reg = readl(gpio_dev->base + pin * 4);  in amd_gpio_irq_init()
886 		writel(pin_reg, gpio_dev->base + pin * 4);  in amd_gpio_irq_init()
888 		raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_irq_init()
893 static bool amd_gpio_should_save(struct amd_gpio *gpio_dev, unsigned int pin)  in amd_gpio_should_save()  argument
895 	const struct pin_desc *pd = pin_desc_get(gpio_dev->pctrl, pin);  in amd_gpio_should_save()
905 	    gpiochip_line_is_irq(&gpio_dev->gc, pin))  in amd_gpio_should_save()
913 	struct amd_gpio *gpio_dev = dev_get_drvdata(dev);  in amd_gpio_suspend()  local
914 	struct pinctrl_desc *desc = gpio_dev->pctrl->desc;  in amd_gpio_suspend()
921 		if (!amd_gpio_should_save(gpio_dev, pin))  in amd_gpio_suspend()
924 		raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_suspend()
925 		gpio_dev->saved_regs[i] = readl(gpio_dev->base + pin * 4) & ~PIN_IRQ_PENDING;  in amd_gpio_suspend()
926 		raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_suspend()
934 	struct amd_gpio *gpio_dev = dev_get_drvdata(dev);  in amd_gpio_resume()  local
935 	struct pinctrl_desc *desc = gpio_dev->pctrl->desc;  in amd_gpio_resume()
942 		if (!amd_gpio_should_save(gpio_dev, pin))  in amd_gpio_resume()
945 		raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_resume()
946 		gpio_dev->saved_regs[i] |= readl(gpio_dev->base + pin * 4) & PIN_IRQ_PENDING;  in amd_gpio_resume()
947 		writel(gpio_dev->saved_regs[i], gpio_dev->base + pin * 4);  in amd_gpio_resume()
948 		raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_resume()
974 	struct amd_gpio *gpio_dev = pinctrl_dev_get_drvdata(pctrldev);  in amd_get_groups()  local
976 	if (!gpio_dev->iomux_base) {  in amd_get_groups()
977 		dev_err(&gpio_dev->pdev->dev, "iomux function %d group not supported\n", selector);  in amd_get_groups()
988 	struct amd_gpio *gpio_dev = pinctrl_dev_get_drvdata(pctrldev);  in amd_set_mux()  local
989 	struct device *dev = &gpio_dev->pdev->dev;  in amd_set_mux()
993 	if (!gpio_dev->iomux_base)  in amd_set_mux()
997 		if (strcmp(gpio_dev->groups[group].name,  pmx_functions[function].groups[index]))  in amd_set_mux()
1000 		if (readb(gpio_dev->iomux_base + pmx_functions[function].index) ==  in amd_set_mux()
1007 		writeb(index, gpio_dev->iomux_base + pmx_functions[function].index);  in amd_set_mux()
1009 		if (index != (readb(gpio_dev->iomux_base + pmx_functions[function].index) &  in amd_set_mux()
1016 		for (ind = 0; ind < gpio_dev->groups[group].npins; ind++) {  in amd_set_mux()
1017 			if (strncmp(gpio_dev->groups[group].name, "IMX_F", strlen("IMX_F")))  in amd_set_mux()
1020 			pd = pin_desc_get(gpio_dev->pctrl, gpio_dev->groups[group].pins[ind]);  in amd_set_mux()
1021 			pd->mux_owner = gpio_dev->groups[group].name;  in amd_set_mux()
1045 static void amd_get_iomux_res(struct amd_gpio *gpio_dev)  in amd_get_iomux_res()  argument
1048 	struct device *dev = &gpio_dev->pdev->dev;  in amd_get_iomux_res()
1057 	gpio_dev->iomux_base = devm_platform_ioremap_resource(gpio_dev->pdev, index);  in amd_get_iomux_res()
1058 	if (IS_ERR(gpio_dev->iomux_base)) {  in amd_get_iomux_res()
1073 	struct amd_gpio *gpio_dev;  in amd_gpio_probe()  local
1076 	gpio_dev = devm_kzalloc(&pdev->dev,  in amd_gpio_probe()
1078 	if (!gpio_dev)  in amd_gpio_probe()
1081 	raw_spin_lock_init(&gpio_dev->lock);  in amd_gpio_probe()
1083 	gpio_dev->base = devm_platform_get_and_ioremap_resource(pdev, 0, &res);  in amd_gpio_probe()
1084 	if (IS_ERR(gpio_dev->base)) {  in amd_gpio_probe()
1086 		return PTR_ERR(gpio_dev->base);  in amd_gpio_probe()
1089 	gpio_dev->irq = platform_get_irq(pdev, 0);  in amd_gpio_probe()
1090 	if (gpio_dev->irq < 0)  in amd_gpio_probe()
1091 		return gpio_dev->irq;  in amd_gpio_probe()
1094 	gpio_dev->saved_regs = devm_kcalloc(&pdev->dev, amd_pinctrl_desc.npins,  in amd_gpio_probe()
1095 					    sizeof(*gpio_dev->saved_regs),  in amd_gpio_probe()
1097 	if (!gpio_dev->saved_regs)  in amd_gpio_probe()
1101 	gpio_dev->pdev = pdev;  in amd_gpio_probe()
1102 	gpio_dev->gc.get_direction	= amd_gpio_get_direction;  in amd_gpio_probe()
1103 	gpio_dev->gc.direction_input	= amd_gpio_direction_input;  in amd_gpio_probe()
1104 	gpio_dev->gc.direction_output	= amd_gpio_direction_output;  in amd_gpio_probe()
1105 	gpio_dev->gc.get			= amd_gpio_get_value;  in amd_gpio_probe()
1106 	gpio_dev->gc.set			= amd_gpio_set_value;  in amd_gpio_probe()
1107 	gpio_dev->gc.set_config		= amd_gpio_set_config;  in amd_gpio_probe()
1108 	gpio_dev->gc.dbg_show		= amd_gpio_dbg_show;  in amd_gpio_probe()
1110 	gpio_dev->gc.base		= -1;  in amd_gpio_probe()
1111 	gpio_dev->gc.label			= pdev->name;  in amd_gpio_probe()
1112 	gpio_dev->gc.owner			= THIS_MODULE;  in amd_gpio_probe()
1113 	gpio_dev->gc.parent			= &pdev->dev;  in amd_gpio_probe()
1114 	gpio_dev->gc.ngpio			= resource_size(res) / 4;  in amd_gpio_probe()
1116 	gpio_dev->hwbank_num = gpio_dev->gc.ngpio / 64;  in amd_gpio_probe()
1117 	gpio_dev->groups = kerncz_groups;  in amd_gpio_probe()
1118 	gpio_dev->ngroups = ARRAY_SIZE(kerncz_groups);  in amd_gpio_probe()
1121 	amd_get_iomux_res(gpio_dev);  in amd_gpio_probe()
1122 	gpio_dev->pctrl = devm_pinctrl_register(&pdev->dev, &amd_pinctrl_desc,  in amd_gpio_probe()
1123 						gpio_dev);  in amd_gpio_probe()
1124 	if (IS_ERR(gpio_dev->pctrl)) {  in amd_gpio_probe()
1126 		return PTR_ERR(gpio_dev->pctrl);  in amd_gpio_probe()
1130 	amd_gpio_irq_init(gpio_dev);  in amd_gpio_probe()
1132 	girq = &gpio_dev->gc.irq;  in amd_gpio_probe()
1141 	ret = gpiochip_add_data(&gpio_dev->gc, gpio_dev);  in amd_gpio_probe()
1145 	ret = gpiochip_add_pin_range(&gpio_dev->gc, dev_name(&pdev->dev),  in amd_gpio_probe()
1146 				0, 0, gpio_dev->gc.ngpio);  in amd_gpio_probe()
1152 	ret = devm_request_irq(&pdev->dev, gpio_dev->irq, amd_gpio_irq_handler,  in amd_gpio_probe()
1153 			       IRQF_SHARED, KBUILD_MODNAME, gpio_dev);  in amd_gpio_probe()
1157 	platform_set_drvdata(pdev, gpio_dev);  in amd_gpio_probe()
1158 	acpi_register_wakeup_handler(gpio_dev->irq, amd_gpio_check_wake, gpio_dev);  in amd_gpio_probe()
1164 	gpiochip_remove(&gpio_dev->gc);  in amd_gpio_probe()
1171 	struct amd_gpio *gpio_dev;  in amd_gpio_remove()  local
1173 	gpio_dev = platform_get_drvdata(pdev);  in amd_gpio_remove()
1175 	gpiochip_remove(&gpio_dev->gc);  in amd_gpio_remove()
1176 	acpi_unregister_wakeup_handler(amd_gpio_check_wake, gpio_dev);  in amd_gpio_remove()