133 static inline u32 mvebu_readl(struct mvebu_pcie_port *port, u32 reg)  in mvebu_readl()  function
145 	return !(mvebu_readl(port, PCIE_STAT_OFF) & PCIE_STAT_LINK_DOWN);  in mvebu_pcie_link_up()
150 	return (mvebu_readl(port, PCIE_STAT_OFF) & PCIE_STAT_BUS) >> 8;  in mvebu_pcie_get_local_bus_nr()
157 	stat = mvebu_readl(port, PCIE_STAT_OFF);  in mvebu_pcie_set_local_bus_nr()
167 	stat = mvebu_readl(port, PCIE_STAT_OFF);  in mvebu_pcie_set_local_dev_nr()
254 	ctrl = mvebu_readl(port, PCIE_CTRL_OFF);  in mvebu_pcie_setup_hw()
265 	lnkcap = mvebu_readl(port, PCIE_CAP_PCIEXP + PCI_EXP_LNKCAP);  in mvebu_pcie_setup_hw()
271 	cmd = mvebu_readl(port, PCIE_CMD_OFF);  in mvebu_pcie_setup_hw()
296 	dev_rev = mvebu_readl(port, PCIE_DEV_REV_OFF);  in mvebu_pcie_setup_hw()
309 	sspl = mvebu_readl(port, PCIE_SSPL_OFF);  in mvebu_pcie_setup_hw()
338 	unmask = mvebu_readl(port, PCIE_INT_UNMASK_OFF);  in mvebu_pcie_setup_hw()
581 		*value = mvebu_readl(port, PCIE_CMD_OFF);  in mvebu_pci_bridge_emul_base_conf_read()
606 		if (mvebu_readl(port, PCIE_CTRL_OFF) & PCIE_CTRL_MASTER_HOT_RESET)  in mvebu_pci_bridge_emul_base_conf_read()
629 		*value = mvebu_readl(port, PCIE_CAP_PCIEXP + PCI_EXP_DEVCAP);  in mvebu_pci_bridge_emul_pcie_conf_read()
633 		*value = mvebu_readl(port, PCIE_CAP_PCIEXP + PCI_EXP_DEVCTL);  in mvebu_pci_bridge_emul_pcie_conf_read()
643 		*value = (mvebu_readl(port, PCIE_CAP_PCIEXP + PCI_EXP_LNKCAP) &  in mvebu_pci_bridge_emul_pcie_conf_read()
649 		*value = mvebu_readl(port, PCIE_CAP_PCIEXP + PCI_EXP_LNKCTL) |  in mvebu_pci_bridge_emul_pcie_conf_read()
665 		else if (!(mvebu_readl(port, PCIE_SSPL_OFF) & PCIE_SSPL_ENABLE))  in mvebu_pci_bridge_emul_pcie_conf_read()
674 		*value = mvebu_readl(port, PCIE_RC_RTSTA);  in mvebu_pci_bridge_emul_pcie_conf_read()
678 		*value = mvebu_readl(port, PCIE_CAP_PCIEXP + PCI_EXP_DEVCAP2);  in mvebu_pci_bridge_emul_pcie_conf_read()
682 		*value = mvebu_readl(port, PCIE_CAP_PCIEXP + PCI_EXP_DEVCTL2);  in mvebu_pci_bridge_emul_pcie_conf_read()
686 		*value = mvebu_readl(port, PCIE_CAP_PCIEXP + PCI_EXP_LNKCTL2);  in mvebu_pci_bridge_emul_pcie_conf_read()
717 		*value = mvebu_readl(port, PCIE_CAP_PCIERR_OFF + reg);  in mvebu_pci_bridge_emul_ext_conf_read()
779 			u32 ctrl = mvebu_readl(port, PCIE_CTRL_OFF);  in mvebu_pci_bridge_emul_base_conf_write()
822 			u32 sspl = mvebu_readl(port, PCIE_SSPL_OFF);  in mvebu_pci_bridge_emul_pcie_conf_write()
904 	u32 dev_id = mvebu_readl(port, PCIE_DEV_ID_OFF);  in mvebu_pci_bridge_emul_init()
905 	u32 dev_rev = mvebu_readl(port, PCIE_DEV_REV_OFF);  in mvebu_pci_bridge_emul_init()
906 	u32 ssdev_id = mvebu_readl(port, PCIE_SSDEV_ID_OFF);  in mvebu_pci_bridge_emul_init()
907 	u32 pcie_cap = mvebu_readl(port, PCIE_CAP_PCIEXP);  in mvebu_pci_bridge_emul_init()
1025 	unmask = mvebu_readl(port, PCIE_INT_UNMASK_OFF);  in mvebu_pcie_intx_irq_mask()
1039 	unmask = mvebu_readl(port, PCIE_INT_UNMASK_OFF);  in mvebu_pcie_intx_irq_unmask()
1103 	cause = mvebu_readl(port, PCIE_INT_CAUSE_OFF);  in mvebu_pcie_irq_handler()
1104 	unmask = mvebu_readl(port, PCIE_INT_UNMASK_OFF);  in mvebu_pcie_irq_handler()
1230 		port->saved_pcie_stat = mvebu_readl(port, PCIE_STAT_OFF);  in mvebu_pcie_suspend()
1672 		cmd = mvebu_readl(port, PCIE_CMD_OFF);  in mvebu_pcie_remove()
1693 		sspl = mvebu_readl(port, PCIE_SSPL_OFF);  in mvebu_pcie_remove()