189 	u32 int_status = readl(ioaddr + SXGBE_DMA_CHA_STATUS_REG(channel_no));  in sxgbe_tx_dma_int_status()  local
194 	if (likely(int_status & SXGBE_DMA_INT_STATUS_NIS)) {  in sxgbe_tx_dma_int_status()
196 		if (int_status & SXGBE_DMA_INT_STATUS_TI) {  in sxgbe_tx_dma_int_status()
202 		if (int_status & SXGBE_DMA_INT_STATUS_TBU) {  in sxgbe_tx_dma_int_status()
207 	} else if (unlikely(int_status & SXGBE_DMA_INT_STATUS_AIS)) {  in sxgbe_tx_dma_int_status()
209 		if (int_status & SXGBE_DMA_INT_STATUS_TPS) {  in sxgbe_tx_dma_int_status()
215 		if (int_status & SXGBE_DMA_INT_STATUS_FBE) {  in sxgbe_tx_dma_int_status()
225 			if (int_status & SXGBE_DMA_INT_STATUS_TEB0) {  in sxgbe_tx_dma_int_status()
232 			if (int_status & SXGBE_DMA_INT_STATUS_TEB1) {  in sxgbe_tx_dma_int_status()
239 			if (int_status & SXGBE_DMA_INT_STATUS_TEB2) {  in sxgbe_tx_dma_int_status()
246 		if (int_status & SXGBE_DMA_INT_STATUS_CTXTERR) {  in sxgbe_tx_dma_int_status()
261 	u32 int_status = readl(ioaddr + SXGBE_DMA_CHA_STATUS_REG(channel_no));  in sxgbe_rx_dma_int_status()  local
266 	if (likely(int_status & SXGBE_DMA_INT_STATUS_NIS)) {  in sxgbe_rx_dma_int_status()
268 		if (int_status & SXGBE_DMA_INT_STATUS_RI) {  in sxgbe_rx_dma_int_status()
273 	} else if (unlikely(int_status & SXGBE_DMA_INT_STATUS_AIS)) {  in sxgbe_rx_dma_int_status()
275 		if (int_status & SXGBE_DMA_INT_STATUS_RBU) {  in sxgbe_rx_dma_int_status()
281 		if (int_status & SXGBE_DMA_INT_STATUS_RPS) {  in sxgbe_rx_dma_int_status()
287 		if (int_status & SXGBE_DMA_INT_STATUS_FBE) {  in sxgbe_rx_dma_int_status()
297 			if (int_status & SXGBE_DMA_INT_STATUS_REB0) {  in sxgbe_rx_dma_int_status()
304 			if (int_status & SXGBE_DMA_INT_STATUS_REB1) {  in sxgbe_rx_dma_int_status()
311 			if (int_status & SXGBE_DMA_INT_STATUS_REB2) {  in sxgbe_rx_dma_int_status()