Lines Matching refs:writel_relaxed
1048 writel_relaxed(0, priv->io_base + _REG(ENCI_VIDEO_EN)); in meson_venc_hdmi_mode_set()
1049 writel_relaxed(0, priv->io_base + _REG(ENCP_VIDEO_EN)); in meson_venc_hdmi_mode_set()
1056 writel_relaxed(ENCI_CFILT_CMPT_SEL_HIGH | 0x10, in meson_venc_hdmi_mode_set()
1058 writel_relaxed(ENCI_CFILT_CMPT_CR_DLY(2) | in meson_venc_hdmi_mode_set()
1063 writel_relaxed(0, priv->io_base + _REG(VENC_DVI_SETTING)); in meson_venc_hdmi_mode_set()
1066 writel_relaxed(0, priv->io_base + _REG(ENCI_VIDEO_MODE)); in meson_venc_hdmi_mode_set()
1067 writel_relaxed(0, priv->io_base + _REG(ENCI_VIDEO_MODE_ADV)); in meson_venc_hdmi_mode_set()
1070 writel_relaxed(vmode->enci.hso_begin, in meson_venc_hdmi_mode_set()
1072 writel_relaxed(vmode->enci.hso_end, in meson_venc_hdmi_mode_set()
1076 writel_relaxed(vmode->enci.vso_even, in meson_venc_hdmi_mode_set()
1078 writel_relaxed(vmode->enci.vso_odd, in meson_venc_hdmi_mode_set()
1082 writel_relaxed(ENCI_MACV_MAX_AMP_ENABLE_CHANGE | in meson_venc_hdmi_mode_set()
1087 writel_relaxed(vmode->enci.video_prog_mode, in meson_venc_hdmi_mode_set()
1089 writel_relaxed(vmode->enci.video_mode, in meson_venc_hdmi_mode_set()
1101 writel_relaxed(ENCI_VIDEO_MODE_ADV_DMXMD(2) | in meson_venc_hdmi_mode_set()
1110 writel_relaxed(0x07, priv->io_base + _REG(ENCI_SYNC_MODE)); in meson_venc_hdmi_mode_set()
1113 writel_relaxed(vmode->enci.yc_delay, in meson_venc_hdmi_mode_set()
1118 writel_relaxed(0, priv->io_base + _REG(ENCI_DBG_PX_RST)); in meson_venc_hdmi_mode_set()
1128 writel_relaxed(ENCI_VFIFO2VD_CTL_ENABLE | in meson_venc_hdmi_mode_set()
1133 writel_relaxed(vmode->enci.pixel_start, in meson_venc_hdmi_mode_set()
1135 writel_relaxed(vmode->enci.pixel_end, in meson_venc_hdmi_mode_set()
1138 writel_relaxed(vmode->enci.top_field_line_start, in meson_venc_hdmi_mode_set()
1140 writel_relaxed(vmode->enci.top_field_line_end, in meson_venc_hdmi_mode_set()
1143 writel_relaxed(vmode->enci.bottom_field_line_start, in meson_venc_hdmi_mode_set()
1145 writel_relaxed(vmode->enci.bottom_field_line_end, in meson_venc_hdmi_mode_set()
1152 writel_relaxed(ENCI_VIDEO_EN_ENABLE, in meson_venc_hdmi_mode_set()
1165 writel_relaxed(de_h_begin, in meson_venc_hdmi_mode_set()
1167 writel_relaxed(de_h_end, in meson_venc_hdmi_mode_set()
1177 writel_relaxed(de_v_begin_even, in meson_venc_hdmi_mode_set()
1179 writel_relaxed(de_v_end_even, in meson_venc_hdmi_mode_set()
1181 writel_relaxed(de_v_begin_odd, in meson_venc_hdmi_mode_set()
1183 writel_relaxed(de_v_end_odd, in meson_venc_hdmi_mode_set()
1198 writel_relaxed(hs_begin, in meson_venc_hdmi_mode_set()
1200 writel_relaxed(hs_end, in meson_venc_hdmi_mode_set()
1211 writel_relaxed(vs_bline_evn, in meson_venc_hdmi_mode_set()
1214 writel_relaxed(vs_eline_evn, in meson_venc_hdmi_mode_set()
1217 writel_relaxed(hs_begin, in meson_venc_hdmi_mode_set()
1219 writel_relaxed(hs_begin, in meson_venc_hdmi_mode_set()
1226 writel_relaxed(vs_bline_odd, in meson_venc_hdmi_mode_set()
1229 writel_relaxed(hs_begin, in meson_venc_hdmi_mode_set()
1237 writel_relaxed(vs_eline_evn, priv->io_base in meson_venc_hdmi_mode_set()
1240 writel_relaxed(hs_begin, priv->io_base in meson_venc_hdmi_mode_set()
1246 writel_relaxed(vs_eline_odd, priv->io_base in meson_venc_hdmi_mode_set()
1249 writel_relaxed(hs_begin, priv->io_base in meson_venc_hdmi_mode_set()
1261 writel_relaxed(vs_bline_odd, in meson_venc_hdmi_mode_set()
1264 writel_relaxed(vs_eline_odd, in meson_venc_hdmi_mode_set()
1271 writel_relaxed(vso_begin_odd, in meson_venc_hdmi_mode_set()
1273 writel_relaxed(vso_begin_odd, in meson_venc_hdmi_mode_set()
1279 writel_relaxed(vs_bline_evn, in meson_venc_hdmi_mode_set()
1286 writel_relaxed(vso_begin_evn, priv->io_base in meson_venc_hdmi_mode_set()
1294 writel_relaxed(vs_eline_odd, priv->io_base in meson_venc_hdmi_mode_set()
1297 writel_relaxed(vso_begin_evn, priv->io_base in meson_venc_hdmi_mode_set()
1302 writel_relaxed(vs_eline_evn, priv->io_base in meson_venc_hdmi_mode_set()
1305 writel_relaxed(vso_begin_evn, priv->io_base in meson_venc_hdmi_mode_set()
1310 writel_relaxed(vmode->encp.dvi_settings, in meson_venc_hdmi_mode_set()
1312 writel_relaxed(vmode->encp.video_mode, in meson_venc_hdmi_mode_set()
1314 writel_relaxed(vmode->encp.video_mode_adv, in meson_venc_hdmi_mode_set()
1317 writel_relaxed(vmode->encp.video_prog_mode, in meson_venc_hdmi_mode_set()
1320 writel_relaxed(vmode->encp.video_sync_mode, in meson_venc_hdmi_mode_set()
1323 writel_relaxed(vmode->encp.video_yc_dly, in meson_venc_hdmi_mode_set()
1326 writel_relaxed(vmode->encp.video_rgb_ctrl, in meson_venc_hdmi_mode_set()
1329 writel_relaxed(vmode->encp.video_filt_ctrl, in meson_venc_hdmi_mode_set()
1332 writel_relaxed(vmode->encp.video_ofld_voav_ofst, in meson_venc_hdmi_mode_set()
1335 writel_relaxed(vmode->encp.yfp1_htime, in meson_venc_hdmi_mode_set()
1337 writel_relaxed(vmode->encp.yfp2_htime, in meson_venc_hdmi_mode_set()
1339 writel_relaxed(vmode->encp.max_pxcnt, in meson_venc_hdmi_mode_set()
1341 writel_relaxed(vmode->encp.hspuls_begin, in meson_venc_hdmi_mode_set()
1343 writel_relaxed(vmode->encp.hspuls_end, in meson_venc_hdmi_mode_set()
1345 writel_relaxed(vmode->encp.hspuls_switch, in meson_venc_hdmi_mode_set()
1347 writel_relaxed(vmode->encp.vspuls_begin, in meson_venc_hdmi_mode_set()
1349 writel_relaxed(vmode->encp.vspuls_end, in meson_venc_hdmi_mode_set()
1351 writel_relaxed(vmode->encp.vspuls_bline, in meson_venc_hdmi_mode_set()
1353 writel_relaxed(vmode->encp.vspuls_eline, in meson_venc_hdmi_mode_set()
1356 writel_relaxed(vmode->encp.eqpuls_begin, in meson_venc_hdmi_mode_set()
1359 writel_relaxed(vmode->encp.eqpuls_end, in meson_venc_hdmi_mode_set()
1362 writel_relaxed(vmode->encp.eqpuls_bline, in meson_venc_hdmi_mode_set()
1365 writel_relaxed(vmode->encp.eqpuls_eline, in meson_venc_hdmi_mode_set()
1367 writel_relaxed(vmode->encp.havon_begin, in meson_venc_hdmi_mode_set()
1369 writel_relaxed(vmode->encp.havon_end, in meson_venc_hdmi_mode_set()
1371 writel_relaxed(vmode->encp.vavon_bline, in meson_venc_hdmi_mode_set()
1373 writel_relaxed(vmode->encp.vavon_eline, in meson_venc_hdmi_mode_set()
1375 writel_relaxed(vmode->encp.hso_begin, in meson_venc_hdmi_mode_set()
1377 writel_relaxed(vmode->encp.hso_end, in meson_venc_hdmi_mode_set()
1379 writel_relaxed(vmode->encp.vso_begin, in meson_venc_hdmi_mode_set()
1381 writel_relaxed(vmode->encp.vso_end, in meson_venc_hdmi_mode_set()
1383 writel_relaxed(vmode->encp.vso_bline, in meson_venc_hdmi_mode_set()
1386 writel_relaxed(vmode->encp.vso_eline, in meson_venc_hdmi_mode_set()
1389 writel_relaxed(vmode->encp.sy_val, in meson_venc_hdmi_mode_set()
1392 writel_relaxed(vmode->encp.sy2_val, in meson_venc_hdmi_mode_set()
1394 writel_relaxed(vmode->encp.max_lncnt, in meson_venc_hdmi_mode_set()
1397 writel_relaxed(1, priv->io_base + _REG(ENCP_VIDEO_EN)); in meson_venc_hdmi_mode_set()
1412 writel_relaxed(de_h_begin, in meson_venc_hdmi_mode_set()
1414 writel_relaxed(de_h_end, in meson_venc_hdmi_mode_set()
1426 writel_relaxed(de_v_begin_even, in meson_venc_hdmi_mode_set()
1428 writel_relaxed(de_v_end_even, in meson_venc_hdmi_mode_set()
1441 writel_relaxed(de_v_begin_odd, in meson_venc_hdmi_mode_set()
1443 writel_relaxed(de_v_end_odd, in meson_venc_hdmi_mode_set()
1462 writel_relaxed(hs_begin, in meson_venc_hdmi_mode_set()
1464 writel_relaxed(hs_end, in meson_venc_hdmi_mode_set()
1484 writel_relaxed(vs_bline_evn, in meson_venc_hdmi_mode_set()
1486 writel_relaxed(vs_eline_evn, in meson_venc_hdmi_mode_set()
1490 writel_relaxed(vso_begin_evn, in meson_venc_hdmi_mode_set()
1492 writel_relaxed(vso_begin_evn, in meson_venc_hdmi_mode_set()
1506 writel_relaxed(vs_bline_odd, in meson_venc_hdmi_mode_set()
1508 writel_relaxed(vs_eline_odd, in meson_venc_hdmi_mode_set()
1510 writel_relaxed(vso_begin_odd, in meson_venc_hdmi_mode_set()
1512 writel_relaxed(vso_begin_odd, in meson_venc_hdmi_mode_set()
1552 writel_relaxed(reg, priv->io_base + _REG(VPU_HDMI_SETTING)); in meson_venc_hdmi_mode_set()
1595 writel_relaxed(L_GAMMA_ADDR_PORT_AUTO_INC | rgb_mask | in meson_encl_set_gamma_table()
1606 writel_relaxed(data[i], priv->io_base + _REG(L_GAMMA_DATA_PORT)); in meson_encl_set_gamma_table()
1614 writel_relaxed(L_GAMMA_ADDR_PORT_AUTO_INC | rgb_mask | in meson_encl_set_gamma_table()
1660 writel_relaxed(0, priv->io_base + _REG(ENCL_VIDEO_EN)); in meson_venc_mipi_dsi_mode_set()
1662 writel_relaxed(ENCL_PX_LN_CNT_SHADOW_EN, priv->io_base + _REG(ENCL_VIDEO_MODE)); in meson_venc_mipi_dsi_mode_set()
1663 writel_relaxed(ENCL_VIDEO_MODE_ADV_VFIFO_EN | in meson_venc_mipi_dsi_mode_set()
1667 writel_relaxed(ENCL_VIDEO_FILT_CTRL_BYPASS_FILTER, in meson_venc_mipi_dsi_mode_set()
1669 writel_relaxed(max_pxcnt, priv->io_base + _REG(ENCL_VIDEO_MAX_PXCNT)); in meson_venc_mipi_dsi_mode_set()
1670 writel_relaxed(max_lncnt, priv->io_base + _REG(ENCL_VIDEO_MAX_LNCNT)); in meson_venc_mipi_dsi_mode_set()
1671 writel_relaxed(havon_begin, priv->io_base + _REG(ENCL_VIDEO_HAVON_BEGIN)); in meson_venc_mipi_dsi_mode_set()
1672 writel_relaxed(havon_end, priv->io_base + _REG(ENCL_VIDEO_HAVON_END)); in meson_venc_mipi_dsi_mode_set()
1673 writel_relaxed(vavon_bline, priv->io_base + _REG(ENCL_VIDEO_VAVON_BLINE)); in meson_venc_mipi_dsi_mode_set()
1674 writel_relaxed(vavon_eline, priv->io_base + _REG(ENCL_VIDEO_VAVON_ELINE)); in meson_venc_mipi_dsi_mode_set()
1676 writel_relaxed(hso_begin, priv->io_base + _REG(ENCL_VIDEO_HSO_BEGIN)); in meson_venc_mipi_dsi_mode_set()
1677 writel_relaxed(hso_end, priv->io_base + _REG(ENCL_VIDEO_HSO_END)); in meson_venc_mipi_dsi_mode_set()
1678 writel_relaxed(vso_begin, priv->io_base + _REG(ENCL_VIDEO_VSO_BEGIN)); in meson_venc_mipi_dsi_mode_set()
1679 writel_relaxed(vso_end, priv->io_base + _REG(ENCL_VIDEO_VSO_END)); in meson_venc_mipi_dsi_mode_set()
1680 writel_relaxed(vso_bline, priv->io_base + _REG(ENCL_VIDEO_VSO_BLINE)); in meson_venc_mipi_dsi_mode_set()
1681 writel_relaxed(vso_eline, priv->io_base + _REG(ENCL_VIDEO_VSO_ELINE)); in meson_venc_mipi_dsi_mode_set()
1682 writel_relaxed(ENCL_VIDEO_RGBIN_RGB | ENCL_VIDEO_RGBIN_ZBLK, in meson_venc_mipi_dsi_mode_set()
1686 writel_relaxed(0, priv->io_base + _REG(ENCL_TST_MDSEL)); in meson_venc_mipi_dsi_mode_set()
1687 writel_relaxed(0, priv->io_base + _REG(ENCL_TST_Y)); in meson_venc_mipi_dsi_mode_set()
1688 writel_relaxed(0, priv->io_base + _REG(ENCL_TST_CB)); in meson_venc_mipi_dsi_mode_set()
1689 writel_relaxed(0, priv->io_base + _REG(ENCL_TST_CR)); in meson_venc_mipi_dsi_mode_set()
1690 writel_relaxed(1, priv->io_base + _REG(ENCL_TST_EN)); in meson_venc_mipi_dsi_mode_set()
1694 writel_relaxed(1, priv->io_base + _REG(ENCL_VIDEO_EN)); in meson_venc_mipi_dsi_mode_set()
1696 writel_relaxed(0, priv->io_base + _REG(L_RGB_BASE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1697 writel_relaxed(0x400, priv->io_base + _REG(L_RGB_COEFF_ADDR)); /* Magic value */ in meson_venc_mipi_dsi_mode_set()
1699 writel_relaxed(L_DITH_CNTL_DITH10_EN, priv->io_base + _REG(L_DITH_CNTL_ADDR)); in meson_venc_mipi_dsi_mode_set()
1702 writel_relaxed(havon_begin, priv->io_base + _REG(L_OEH_HS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1703 writel_relaxed(havon_end + 1, priv->io_base + _REG(L_OEH_HE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1704 writel_relaxed(vavon_bline, priv->io_base + _REG(L_OEH_VS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1705 writel_relaxed(vavon_eline, priv->io_base + _REG(L_OEH_VE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1708 writel_relaxed(havon_begin, priv->io_base + _REG(L_OEV1_HS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1709 writel_relaxed(havon_end + 1, priv->io_base + _REG(L_OEV1_HE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1710 writel_relaxed(vavon_bline, priv->io_base + _REG(L_OEV1_VS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1711 writel_relaxed(vavon_eline, priv->io_base + _REG(L_OEV1_VE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1715 writel_relaxed(hso_begin, priv->io_base + _REG(L_STH1_HS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1716 writel_relaxed(hso_end, priv->io_base + _REG(L_STH1_HE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1718 writel_relaxed(hso_end, priv->io_base + _REG(L_STH1_HS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1719 writel_relaxed(hso_begin, priv->io_base + _REG(L_STH1_HE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1721 writel_relaxed(0, priv->io_base + _REG(L_STH1_VS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1722 writel_relaxed(max_lncnt, priv->io_base + _REG(L_STH1_VE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1725 writel_relaxed(vso_begin, priv->io_base + _REG(L_STV1_HS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1726 writel_relaxed(vso_end, priv->io_base + _REG(L_STV1_HE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1728 writel_relaxed(vso_bline, priv->io_base + _REG(L_STV1_VS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1729 writel_relaxed(vso_eline, priv->io_base + _REG(L_STV1_VE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1731 writel_relaxed(vso_eline, priv->io_base + _REG(L_STV1_VS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1732 writel_relaxed(vso_bline, priv->io_base + _REG(L_STV1_VE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1736 writel_relaxed(havon_begin, priv->io_base + _REG(L_DE_HS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1737 writel_relaxed(havon_end + 1, priv->io_base + _REG(L_DE_HE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1738 writel_relaxed(vavon_bline, priv->io_base + _REG(L_DE_VS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1739 writel_relaxed(vavon_eline, priv->io_base + _REG(L_DE_VE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1742 writel_relaxed(hso_begin, priv->io_base + _REG(L_HSYNC_HS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1743 writel_relaxed(hso_end, priv->io_base + _REG(L_HSYNC_HE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1744 writel_relaxed(0, priv->io_base + _REG(L_HSYNC_VS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1745 writel_relaxed(max_lncnt, priv->io_base + _REG(L_HSYNC_VE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1748 writel_relaxed(vso_begin, priv->io_base + _REG(L_VSYNC_HS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1749 writel_relaxed(vso_end, priv->io_base + _REG(L_VSYNC_HE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1750 writel_relaxed(vso_bline, priv->io_base + _REG(L_VSYNC_VS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1751 writel_relaxed(vso_eline, priv->io_base + _REG(L_VSYNC_VE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1753 writel_relaxed(0, priv->io_base + _REG(L_INV_CNT_ADDR)); in meson_venc_mipi_dsi_mode_set()
1754 writel_relaxed(L_TCON_MISC_SEL_STV1 | L_TCON_MISC_SEL_STV2, in meson_venc_mipi_dsi_mode_set()
1770 writel_relaxed(ENCI_CFILT_CMPT_SEL_HIGH | 0x10, in meson_venci_cvbs_mode_set()
1772 writel_relaxed(ENCI_CFILT_CMPT_CR_DLY(2) | in meson_venci_cvbs_mode_set()
1777 writel_relaxed(0, priv->io_base + _REG(VENC_DVI_SETTING)); in meson_venci_cvbs_mode_set()
1780 writel_relaxed(0, priv->io_base + _REG(ENCI_VIDEO_MODE)); in meson_venci_cvbs_mode_set()
1781 writel_relaxed(0, priv->io_base + _REG(ENCI_VIDEO_MODE_ADV)); in meson_venci_cvbs_mode_set()
1784 writel_relaxed(mode->hso_begin, in meson_venci_cvbs_mode_set()
1786 writel_relaxed(mode->hso_end, in meson_venci_cvbs_mode_set()
1790 writel_relaxed(mode->vso_even, in meson_venci_cvbs_mode_set()
1792 writel_relaxed(mode->vso_odd, in meson_venci_cvbs_mode_set()
1796 writel_relaxed(ENCI_MACV_MAX_AMP_ENABLE_CHANGE | in meson_venci_cvbs_mode_set()
1801 writel_relaxed(mode->video_prog_mode, in meson_venci_cvbs_mode_set()
1803 writel_relaxed(mode->video_mode, in meson_venci_cvbs_mode_set()
1815 writel_relaxed(ENCI_VIDEO_MODE_ADV_DMXMD(2) | in meson_venci_cvbs_mode_set()
1823 writel_relaxed(0x07, priv->io_base + _REG(ENCI_SYNC_MODE)); in meson_venci_cvbs_mode_set()
1826 writel_relaxed(mode->yc_delay, priv->io_base + _REG(ENCI_YC_DELAY)); in meson_venci_cvbs_mode_set()
1829 writel_relaxed(mode->pixel_start, in meson_venci_cvbs_mode_set()
1831 writel_relaxed(mode->pixel_end, in meson_venci_cvbs_mode_set()
1834 writel_relaxed(mode->top_field_line_start, in meson_venci_cvbs_mode_set()
1836 writel_relaxed(mode->top_field_line_end, in meson_venci_cvbs_mode_set()
1839 writel_relaxed(mode->bottom_field_line_start, in meson_venci_cvbs_mode_set()
1841 writel_relaxed(mode->bottom_field_line_end, in meson_venci_cvbs_mode_set()
1845 writel_relaxed(0, priv->io_base + _REG(VENC_SYNC_ROUTE)); in meson_venci_cvbs_mode_set()
1848 writel_relaxed(0, priv->io_base + _REG(ENCI_DBG_PX_RST)); in meson_venci_cvbs_mode_set()
1858 writel_relaxed(ENCI_VFIFO2VD_CTL_ENABLE | in meson_venci_cvbs_mode_set()
1863 writel_relaxed(0, priv->io_base + _REG(VENC_VDAC_SETTING)); in meson_venci_cvbs_mode_set()
1878 writel_relaxed(VENC_UPSAMPLE_CTRL_INTERLACE_HIGH_LUMA | reg, in meson_venci_cvbs_mode_set()
1885 writel_relaxed(VENC_UPSAMPLE_CTRL_INTERLACE_PB | reg, in meson_venci_cvbs_mode_set()
1892 writel_relaxed(VENC_UPSAMPLE_CTRL_INTERLACE_PR | reg, in meson_venci_cvbs_mode_set()
1896 writel_relaxed(0, priv->io_base + _REG(VENC_VDAC_DACSEL0)); in meson_venci_cvbs_mode_set()
1897 writel_relaxed(0, priv->io_base + _REG(VENC_VDAC_DACSEL1)); in meson_venci_cvbs_mode_set()
1898 writel_relaxed(0, priv->io_base + _REG(VENC_VDAC_DACSEL2)); in meson_venci_cvbs_mode_set()
1899 writel_relaxed(0, priv->io_base + _REG(VENC_VDAC_DACSEL3)); in meson_venci_cvbs_mode_set()
1900 writel_relaxed(0, priv->io_base + _REG(VENC_VDAC_DACSEL4)); in meson_venci_cvbs_mode_set()
1901 writel_relaxed(0, priv->io_base + _REG(VENC_VDAC_DACSEL5)); in meson_venci_cvbs_mode_set()
1907 writel_relaxed(VENC_VDAC_FIFO_EN_ENCI_ENABLE, in meson_venci_cvbs_mode_set()
1911 writel_relaxed(0x11, priv->io_base + _REG(ENCI_DACSEL_0)); in meson_venci_cvbs_mode_set()
1912 writel_relaxed(0x11, priv->io_base + _REG(ENCI_DACSEL_1)); in meson_venci_cvbs_mode_set()
1915 writel_relaxed(ENCI_VIDEO_EN_ENABLE, in meson_venci_cvbs_mode_set()
1919 writel_relaxed(mode->video_saturation, in meson_venci_cvbs_mode_set()
1921 writel_relaxed(mode->video_contrast, in meson_venci_cvbs_mode_set()
1923 writel_relaxed(mode->video_brightness, in meson_venci_cvbs_mode_set()
1925 writel_relaxed(mode->video_hue, in meson_venci_cvbs_mode_set()
1929 writel_relaxed(VENC_VDAC_DAC0_FILT_CTRL0_EN, in meson_venci_cvbs_mode_set()
1931 writel_relaxed(0xfc48, priv->io_base + _REG(VENC_VDAC_DAC0_FILT_CTRL1)); in meson_venci_cvbs_mode_set()
1934 writel_relaxed(0, priv->io_base + _REG(ENCI_MACV_N0)); in meson_venci_cvbs_mode_set()
1937 writel_relaxed(mode->analog_sync_adj, in meson_venci_cvbs_mode_set()
1953 writel_relaxed(VENC_INTCTRL_ENCP_LNRST_INT_EN, in meson_venc_enable_vsync()
1957 writel_relaxed(VENC_INTCTRL_ENCI_LNRST_INT_EN, in meson_venc_enable_vsync()
1966 writel_relaxed(0, priv->io_base + _REG(VENC_INTCTRL)); in meson_venc_disable_vsync()
1981 writel_relaxed(0xff, priv->io_base + _REG(VENC_VDAC_SETTING)); in meson_venc_init()
1992 writel_relaxed(0, priv->io_base + _REG(ENCI_VIDEO_EN)); in meson_venc_init()
1993 writel_relaxed(0, priv->io_base + _REG(ENCP_VIDEO_EN)); in meson_venc_init()
1994 writel_relaxed(0, priv->io_base + _REG(ENCL_VIDEO_EN)); in meson_venc_init()