Lines Matching refs:AF11
204 pinmux = <STM32_PINMUX('G', 5, AF11)>, /* ETH_RGMII_CLK125 */
205 <STM32_PINMUX('G', 4, AF11)>, /* ETH_RGMII_GTX_CLK */
206 <STM32_PINMUX('G', 13, AF11)>, /* ETH_RGMII_TXD0 */
207 <STM32_PINMUX('G', 14, AF11)>, /* ETH_RGMII_TXD1 */
208 <STM32_PINMUX('C', 2, AF11)>, /* ETH_RGMII_TXD2 */
209 <STM32_PINMUX('E', 2, AF11)>, /* ETH_RGMII_TXD3 */
210 <STM32_PINMUX('B', 11, AF11)>, /* ETH_RGMII_TX_CTL */
211 <STM32_PINMUX('C', 1, AF11)>; /* ETH_MDC */
217 pinmux = <STM32_PINMUX('A', 2, AF11)>; /* ETH_MDIO */
223 pinmux = <STM32_PINMUX('C', 4, AF11)>, /* ETH_RGMII_RXD0 */
224 <STM32_PINMUX('C', 5, AF11)>, /* ETH_RGMII_RXD1 */
225 <STM32_PINMUX('B', 0, AF11)>, /* ETH_RGMII_RXD2 */
226 <STM32_PINMUX('B', 1, AF11)>, /* ETH_RGMII_RXD3 */
227 <STM32_PINMUX('A', 1, AF11)>, /* ETH_RGMII_RX_CLK */
228 <STM32_PINMUX('A', 7, AF11)>; /* ETH_RGMII_RX_CTL */
255 pinmux = <STM32_PINMUX('G', 5, AF11)>, /* ETH_RGMII_CLK125 */
256 <STM32_PINMUX('G', 4, AF11)>, /* ETH_RGMII_GTX_CLK */
257 <STM32_PINMUX('G', 13, AF11)>, /* ETH_RGMII_TXD0 */
258 <STM32_PINMUX('G', 14, AF11)>, /* ETH_RGMII_TXD1 */
259 <STM32_PINMUX('C', 2, AF11)>, /* ETH_RGMII_TXD2 */
260 <STM32_PINMUX('E', 2, AF11)>, /* ETH_RGMII_TXD3 */
261 <STM32_PINMUX('B', 11, AF11)>, /* ETH_RGMII_TX_CTL */
262 <STM32_PINMUX('C', 1, AF11)>; /* ETH_MDC */
268 pinmux = <STM32_PINMUX('A', 2, AF11)>; /* ETH_MDIO */
274 pinmux = <STM32_PINMUX('C', 4, AF11)>, /* ETH_RGMII_RXD0 */
275 <STM32_PINMUX('C', 5, AF11)>, /* ETH_RGMII_RXD1 */
276 <STM32_PINMUX('H', 6, AF11)>, /* ETH_RGMII_RXD2 */
277 <STM32_PINMUX('H', 7, AF11)>, /* ETH_RGMII_RXD3 */
278 <STM32_PINMUX('A', 1, AF11)>, /* ETH_RGMII_RX_CLK */
279 <STM32_PINMUX('A', 7, AF11)>; /* ETH_RGMII_RX_CTL */
306 pinmux = <STM32_PINMUX('G', 5, AF11)>, /* ETH_RGMII_CLK125 */
307 <STM32_PINMUX('G', 4, AF11)>, /* ETH_RGMII_GTX_CLK */
308 <STM32_PINMUX('B', 12, AF11)>, /* ETH_RGMII_TXD0 */
309 <STM32_PINMUX('G', 14, AF11)>, /* ETH_RGMII_TXD1 */
310 <STM32_PINMUX('C', 2, AF11)>, /* ETH_RGMII_TXD2 */
311 <STM32_PINMUX('E', 2, AF11)>, /* ETH_RGMII_TXD3 */
312 <STM32_PINMUX('G', 11, AF11)>, /* ETH_RGMII_TX_CTL */
313 <STM32_PINMUX('C', 1, AF11)>; /* ETH_MDC */
319 pinmux = <STM32_PINMUX('A', 2, AF11)>; /* ETH_MDIO */
325 pinmux = <STM32_PINMUX('C', 4, AF11)>, /* ETH_RGMII_RXD0 */
326 <STM32_PINMUX('C', 5, AF11)>, /* ETH_RGMII_RXD1 */
327 <STM32_PINMUX('H', 6, AF11)>, /* ETH_RGMII_RXD2 */
328 <STM32_PINMUX('B', 1, AF11)>, /* ETH_RGMII_RXD3 */
329 <STM32_PINMUX('A', 1, AF11)>, /* ETH_RGMII_RX_CLK */
330 <STM32_PINMUX('A', 7, AF11)>; /* ETH_RGMII_RX_CTL */
357 pinmux = <STM32_PINMUX('G', 5, AF11)>, /* ETH_RGMII_CLK125 */
358 <STM32_PINMUX('G', 13, AF11)>, /* ETH_RGMII_TXD0 */
359 <STM32_PINMUX('G', 14, AF11)>, /* ETH_RGMII_TXD1 */
360 <STM32_PINMUX('C', 2, AF11)>, /* ETH_RGMII_TXD2 */
361 <STM32_PINMUX('E', 2, AF11)>, /* ETH_RGMII_TXD3 */
362 <STM32_PINMUX('B', 11, AF11)>, /* ETH_RGMII_TX_CTL */
363 <STM32_PINMUX('C', 1, AF11)>; /* ETH_MDC */
369 pinmux = <STM32_PINMUX('A', 2, AF11)>; /* ETH_MDIO */
375 pinmux = <STM32_PINMUX('C', 4, AF11)>, /* ETH_RGMII_RXD0 */
376 <STM32_PINMUX('C', 5, AF11)>, /* ETH_RGMII_RXD1 */
377 <STM32_PINMUX('H', 6, AF11)>, /* ETH_RGMII_RXD2 */
378 <STM32_PINMUX('B', 1, AF11)>, /* ETH_RGMII_RXD3 */
379 <STM32_PINMUX('A', 1, AF11)>, /* ETH_RGMII_RX_CLK */
380 <STM32_PINMUX('A', 7, AF11)>; /* ETH_RGMII_RX_CTL */
407 pinmux = <STM32_PINMUX('G', 4, AF11)>, /* ETH_RGMII_GTX_CLK */
408 <STM32_PINMUX('G', 13, AF11)>, /* ETH_RGMII_TXD0 */
409 <STM32_PINMUX('G', 14, AF11)>, /* ETH_RGMII_TXD1 */
410 <STM32_PINMUX('C', 2, AF11)>, /* ETH_RGMII_TXD2 */
411 <STM32_PINMUX('E', 2, AF11)>, /* ETH_RGMII_TXD3 */
412 <STM32_PINMUX('B', 11, AF11)>; /* ETH_RGMII_TX_CTL */
418 pinmux = <STM32_PINMUX('C', 4, AF11)>, /* ETH_RGMII_RXD0 */
419 <STM32_PINMUX('C', 5, AF11)>, /* ETH_RGMII_RXD1 */
420 <STM32_PINMUX('H', 6, AF11)>, /* ETH_RGMII_RXD2 */
421 <STM32_PINMUX('H', 7, AF11)>, /* ETH_RGMII_RXD3 */
422 <STM32_PINMUX('A', 1, AF11)>, /* ETH_RGMII_RX_CLK */
423 <STM32_PINMUX('A', 7, AF11)>; /* ETH_RGMII_RX_CTL */
447 pinmux = <STM32_PINMUX('G', 13, AF11)>, /* ETH1_RMII_TXD0 */
448 <STM32_PINMUX('G', 14, AF11)>, /* ETH1_RMII_TXD1 */
449 <STM32_PINMUX('B', 11, AF11)>, /* ETH1_RMII_TX_EN */
451 <STM32_PINMUX('A', 2, AF11)>, /* ETH1_MDIO */
452 <STM32_PINMUX('C', 1, AF11)>; /* ETH1_MDC */
458 pinmux = <STM32_PINMUX('C', 4, AF11)>, /* ETH1_RMII_RXD0 */
459 <STM32_PINMUX('C', 5, AF11)>, /* ETH1_RMII_RXD1 */
460 <STM32_PINMUX('A', 7, AF11)>; /* ETH1_RMII_CRS_DV */
482 <STM32_PINMUX('C', 1, AF11)>, /* ETH1_MDC */
483 <STM32_PINMUX('G', 13, AF11)>, /* ETH1_TXD0 */
484 <STM32_PINMUX('G', 14, AF11)>; /* ETH1_TXD1 */
490 pinmux = <STM32_PINMUX('A', 2, AF11)>; /* ETH1_MDIO */
496 pinmux = <STM32_PINMUX('A', 7, AF11)>, /* ETH1_CRS_DV */
497 <STM32_PINMUX('C', 4, AF11)>, /* ETH1_RXD0 */
498 <STM32_PINMUX('C', 5, AF11)>; /* ETH1_RXD1 */
502 pinmux = <STM32_PINMUX('B', 11, AF11)>; /* ETH1_TX_EN */
522 pinmux = <STM32_PINMUX('G', 13, AF11)>, /* ETH1_RMII_TXD0 */
523 <STM32_PINMUX('G', 14, AF11)>, /* ETH1_RMII_TXD1 */
524 <STM32_PINMUX('B', 11, AF11)>, /* ETH1_RMII_TX_EN */
525 <STM32_PINMUX('A', 1, AF11)>, /* ETH1_RMII_REF_CLK */
526 <STM32_PINMUX('A', 2, AF11)>, /* ETH1_MDIO */
527 <STM32_PINMUX('C', 1, AF11)>; /* ETH1_MDC */
533 pinmux = <STM32_PINMUX('C', 4, AF11)>, /* ETH1_RMII_RXD0 */
534 <STM32_PINMUX('C', 5, AF11)>, /* ETH1_RMII_RXD1 */
535 <STM32_PINMUX('A', 7, AF11)>; /* ETH1_RMII_CRS_DV */
1423 <STM32_PINMUX('G', 10, AF11)>, /* QSPI_BK2_IO2 */
1424 <STM32_PINMUX('G', 7, AF11)>; /* QSPI_BK2_IO3 */
1740 pinmux = <STM32_PINMUX('F', 2, AF11)>, /* SDMMC1_D0DIR */
1742 <STM32_PINMUX('B', 9, AF11)>; /* SDMMC1_CDIR */
1755 pinmux = <STM32_PINMUX('F', 2, AF11)>, /* SDMMC1_D0DIR */
1757 <STM32_PINMUX('B', 9, AF11)>; /* SDMMC1_CDIR */
1775 pinmux = <STM32_PINMUX('F', 2, AF11)>, /* SDMMC1_D0DIR */
1776 <STM32_PINMUX('E', 14, AF11)>, /* SDMMC1_D123DIR */
1777 <STM32_PINMUX('B', 9, AF11)>; /* SDMMC1_CDIR */