Lines Matching full:gcc
9 #include <dt-bindings/clock/qcom,gcc-sdx55.h>
196 gcc: clock-controller@100000 { label
197 compatible = "qcom,gcc-sdx55";
210 clocks = <&gcc 30>,
211 <&gcc 9>;
226 resets = <&gcc GCC_QUSB2PHY_BCR>;
237 clocks = <&gcc GCC_USB3_PHY_AUX_CLK>,
238 <&gcc GCC_USB_PHY_CFG_AHB2PHY_CLK>,
239 <&gcc GCC_USB3_PRIM_CLKREF_CLK>;
242 resets = <&gcc GCC_USB3PHY_PHY_BCR>,
243 <&gcc GCC_USB3_PHY_BCR>;
252 clocks = <&gcc GCC_USB3_PHY_PIPE_CLK>;
353 clocks = <&gcc GCC_PCIE_PIPE_CLK>,
354 <&gcc GCC_PCIE_AUX_CLK>,
355 <&gcc GCC_PCIE_CFG_AHB_CLK>,
356 <&gcc GCC_PCIE_MSTR_AXI_CLK>,
357 <&gcc GCC_PCIE_SLV_AXI_CLK>,
358 <&gcc GCC_PCIE_SLV_Q2A_AXI_CLK>,
359 <&gcc GCC_PCIE_SLEEP_CLK>;
368 assigned-clocks = <&gcc GCC_PCIE_AUX_CLK>;
377 resets = <&gcc GCC_PCIE_BCR>;
380 power-domains = <&gcc PCIE_GDSC>;
405 clocks = <&gcc GCC_PCIE_AUX_CLK>,
406 <&gcc GCC_PCIE_CFG_AHB_CLK>,
407 <&gcc GCC_PCIE_MSTR_AXI_CLK>,
408 <&gcc GCC_PCIE_SLV_AXI_CLK>,
409 <&gcc GCC_PCIE_SLV_Q2A_AXI_CLK>,
410 <&gcc GCC_PCIE_SLEEP_CLK>,
411 <&gcc GCC_PCIE_0_CLKREF_CLK>;
428 resets = <&gcc GCC_PCIE_BCR>;
430 power-domains = <&gcc PCIE_GDSC>;
445 clocks = <&gcc GCC_PCIE_AUX_PHY_CLK_SRC>,
446 <&gcc GCC_PCIE_CFG_AHB_CLK>,
447 <&gcc GCC_PCIE_0_CLKREF_CLK>,
448 <&gcc GCC_PCIE_RCHNG_PHY_CLK>;
454 resets = <&gcc GCC_PCIE_PHY_BCR>;
457 assigned-clocks = <&gcc GCC_PCIE_RCHNG_PHY_CLK>;
469 clocks = <&gcc GCC_PCIE_PIPE_CLK>;
533 clocks = <&gcc GCC_SDCC1_AHB_CLK>,
534 <&gcc GCC_SDCC1_APPS_CLK>;
580 clocks = <&gcc GCC_USB30_SLV_AHB_CLK>,
581 <&gcc GCC_USB30_MASTER_CLK>,
582 <&gcc GCC_USB30_MSTR_AXI_CLK>,
583 <&gcc GCC_USB30_SLEEP_CLK>,
584 <&gcc GCC_USB30_MOCK_UTMI_CLK>;
591 assigned-clocks = <&gcc GCC_USB30_MOCK_UTMI_CLK>,
592 <&gcc GCC_USB30_MASTER_CLK>;
602 power-domains = <&gcc USB30_GDSC>;
604 resets = <&gcc GCC_USB30_BCR>;
719 compatible = "qcom,sdx55-apcs-gcc", "syscon";
722 clocks = <&rpmhcc RPMH_CXO_CLK>, <&a7pll>, <&gcc GPLL0>;