Lines Matching refs:CTRL
52 #define CTRL 0x030 macro
1743 val = xudc_readl(xudc, CTRL); in __tegra_xudc_ep_disable()
1745 xudc_writel(xudc, val, CTRL); in __tegra_xudc_ep_disable()
1829 val = xudc_readl(xudc, CTRL); in __tegra_xudc_ep_enable()
1831 xudc_writel(xudc, val, CTRL); in __tegra_xudc_ep_enable()
2049 val = xudc_readl(xudc, CTRL); in tegra_xudc_gadget_pullup()
2054 xudc_writel(xudc, val, CTRL); in tegra_xudc_gadget_pullup()
2096 val = xudc_readl(xudc, CTRL); in tegra_xudc_gadget_start()
2098 xudc_writel(xudc, val, CTRL); in tegra_xudc_gadget_start()
2105 val = xudc_readl(xudc, CTRL); in tegra_xudc_gadget_start()
2107 xudc_writel(xudc, val, CTRL); in tegra_xudc_gadget_start()
2139 val = xudc_readl(xudc, CTRL); in tegra_xudc_gadget_stop()
2141 xudc_writel(xudc, val, CTRL); in tegra_xudc_gadget_stop()
2515 val = xudc_readl(xudc, CTRL); in tegra_xudc_ep0_set_address()
2518 xudc_writel(xudc, val, CTRL); in tegra_xudc_ep0_set_address()
3921 xudc->saved_regs.ctrl = xudc_readl(xudc, CTRL); in tegra_xudc_powergate()
3923 xudc_writel(xudc, 0, CTRL); in tegra_xudc_powergate()
3960 xudc_writel(xudc, xudc->saved_regs.ctrl, CTRL); in tegra_xudc_unpowergate()