Lines Matching +full:pin +full:- +full:val
27 #define PIN_OFFSET(pin) (pin % MAX_GPIO_PER_REG) argument
28 #define REG_OFFSET(base, reg, pin) (base + reg + (pin / MAX_GPIO_PER_REG) \ argument
59 * p2o: function ptr for pin to offset conversion. This is required only for
60 * machines where mapping b/w pin and offset is not 1-to-1.
61 * o2p: function ptr for offset to pin conversion. This is required only for
62 * machines where mapping b/w pin and offset is not 1-to-1.
72 int (*p2o)(int pin); /* pin_to_offset */
82 static inline u32 is_plgpio_set(struct regmap *regmap, u32 pin, u32 reg) in is_plgpio_set() argument
84 u32 offset = PIN_OFFSET(pin); in is_plgpio_set()
85 u32 reg_off = REG_OFFSET(0, reg, pin); in is_plgpio_set()
86 u32 val; in is_plgpio_set() local
88 regmap_read(regmap, reg_off, &val); in is_plgpio_set()
90 return !!(val & (1 << offset)); in is_plgpio_set()
93 static inline void plgpio_reg_set(struct regmap *regmap, u32 pin, u32 reg) in plgpio_reg_set() argument
95 u32 offset = PIN_OFFSET(pin); in plgpio_reg_set()
96 u32 reg_off = REG_OFFSET(0, reg, pin); in plgpio_reg_set()
103 static inline void plgpio_reg_reset(struct regmap *regmap, u32 pin, u32 reg) in plgpio_reg_reset() argument
105 u32 offset = PIN_OFFSET(pin); in plgpio_reg_reset()
106 u32 reg_off = REG_OFFSET(0, reg, pin); in plgpio_reg_reset()
120 /* get correct offset for "offset" pin */ in plgpio_direction_input()
121 if (plgpio->p2o && (plgpio->p2o_regs & PTO_DIR_REG)) { in plgpio_direction_input()
122 offset = plgpio->p2o(offset); in plgpio_direction_input()
123 if (offset == -1) in plgpio_direction_input()
124 return -EINVAL; in plgpio_direction_input()
127 spin_lock_irqsave(&plgpio->lock, flags); in plgpio_direction_input()
128 plgpio_reg_set(plgpio->regmap, offset, plgpio->regs.dir); in plgpio_direction_input()
129 spin_unlock_irqrestore(&plgpio->lock, flags); in plgpio_direction_input()
141 /* get correct offset for "offset" pin */ in plgpio_direction_output()
142 if (plgpio->p2o && (plgpio->p2o_regs & (PTO_DIR_REG | PTO_WDATA_REG))) { in plgpio_direction_output()
143 tmp = plgpio->p2o(offset); in plgpio_direction_output()
144 if (tmp == -1) in plgpio_direction_output()
145 return -EINVAL; in plgpio_direction_output()
147 if (plgpio->p2o_regs & PTO_DIR_REG) in plgpio_direction_output()
149 if (plgpio->p2o_regs & PTO_WDATA_REG) in plgpio_direction_output()
153 spin_lock_irqsave(&plgpio->lock, flags); in plgpio_direction_output()
155 plgpio_reg_set(plgpio->regmap, wdata_offset, in plgpio_direction_output()
156 plgpio->regs.wdata); in plgpio_direction_output()
158 plgpio_reg_reset(plgpio->regmap, wdata_offset, in plgpio_direction_output()
159 plgpio->regs.wdata); in plgpio_direction_output()
161 plgpio_reg_reset(plgpio->regmap, dir_offset, plgpio->regs.dir); in plgpio_direction_output()
162 spin_unlock_irqrestore(&plgpio->lock, flags); in plgpio_direction_output()
171 if (offset >= chip->ngpio) in plgpio_get_value()
172 return -EINVAL; in plgpio_get_value()
174 /* get correct offset for "offset" pin */ in plgpio_get_value()
175 if (plgpio->p2o && (plgpio->p2o_regs & PTO_RDATA_REG)) { in plgpio_get_value()
176 offset = plgpio->p2o(offset); in plgpio_get_value()
177 if (offset == -1) in plgpio_get_value()
178 return -EINVAL; in plgpio_get_value()
181 return is_plgpio_set(plgpio->regmap, offset, plgpio->regs.rdata); in plgpio_get_value()
188 if (offset >= chip->ngpio) in plgpio_set_value()
191 /* get correct offset for "offset" pin */ in plgpio_set_value()
192 if (plgpio->p2o && (plgpio->p2o_regs & PTO_WDATA_REG)) { in plgpio_set_value()
193 offset = plgpio->p2o(offset); in plgpio_set_value()
194 if (offset == -1) in plgpio_set_value()
199 plgpio_reg_set(plgpio->regmap, offset, plgpio->regs.wdata); in plgpio_set_value()
201 plgpio_reg_reset(plgpio->regmap, offset, plgpio->regs.wdata); in plgpio_set_value()
207 int gpio = chip->base + offset; in plgpio_request()
211 if (offset >= chip->ngpio) in plgpio_request()
212 return -EINVAL; in plgpio_request()
218 if (!IS_ERR(plgpio->clk)) { in plgpio_request()
219 ret = clk_enable(plgpio->clk); in plgpio_request()
224 if (plgpio->regs.enb == -1) in plgpio_request()
234 /* get correct offset for "offset" pin */ in plgpio_request()
235 if (plgpio->p2o && (plgpio->p2o_regs & PTO_ENB_REG)) { in plgpio_request()
236 offset = plgpio->p2o(offset); in plgpio_request()
237 if (offset == -1) { in plgpio_request()
238 ret = -EINVAL; in plgpio_request()
243 spin_lock_irqsave(&plgpio->lock, flags); in plgpio_request()
244 plgpio_reg_set(plgpio->regmap, offset, plgpio->regs.enb); in plgpio_request()
245 spin_unlock_irqrestore(&plgpio->lock, flags); in plgpio_request()
249 if (!IS_ERR(plgpio->clk)) in plgpio_request()
250 clk_disable(plgpio->clk); in plgpio_request()
259 int gpio = chip->base + offset; in plgpio_free()
262 if (offset >= chip->ngpio) in plgpio_free()
265 if (plgpio->regs.enb == -1) in plgpio_free()
268 /* get correct offset for "offset" pin */ in plgpio_free()
269 if (plgpio->p2o && (plgpio->p2o_regs & PTO_ENB_REG)) { in plgpio_free()
270 offset = plgpio->p2o(offset); in plgpio_free()
271 if (offset == -1) in plgpio_free()
275 spin_lock_irqsave(&plgpio->lock, flags); in plgpio_free()
276 plgpio_reg_reset(plgpio->regmap, offset, plgpio->regs.enb); in plgpio_free()
277 spin_unlock_irqrestore(&plgpio->lock, flags); in plgpio_free()
280 if (!IS_ERR(plgpio->clk)) in plgpio_free()
281 clk_disable(plgpio->clk); in plgpio_free()
291 int offset = d->hwirq; in plgpio_irq_disable()
294 /* get correct offset for "offset" pin */ in plgpio_irq_disable()
295 if (plgpio->p2o && (plgpio->p2o_regs & PTO_IE_REG)) { in plgpio_irq_disable()
296 offset = plgpio->p2o(offset); in plgpio_irq_disable()
297 if (offset == -1) in plgpio_irq_disable()
301 spin_lock_irqsave(&plgpio->lock, flags); in plgpio_irq_disable()
302 plgpio_reg_set(plgpio->regmap, offset, plgpio->regs.ie); in plgpio_irq_disable()
303 spin_unlock_irqrestore(&plgpio->lock, flags); in plgpio_irq_disable()
310 int offset = d->hwirq; in plgpio_irq_enable()
313 /* get correct offset for "offset" pin */ in plgpio_irq_enable()
314 if (plgpio->p2o && (plgpio->p2o_regs & PTO_IE_REG)) { in plgpio_irq_enable()
315 offset = plgpio->p2o(offset); in plgpio_irq_enable()
316 if (offset == -1) in plgpio_irq_enable()
320 spin_lock_irqsave(&plgpio->lock, flags); in plgpio_irq_enable()
321 plgpio_reg_reset(plgpio->regmap, offset, plgpio->regs.ie); in plgpio_irq_enable()
322 spin_unlock_irqrestore(&plgpio->lock, flags); in plgpio_irq_enable()
329 int offset = d->hwirq; in plgpio_irq_set_type()
331 unsigned int supported_type = 0, val; in plgpio_irq_set_type() local
333 if (offset >= plgpio->chip.ngpio) in plgpio_irq_set_type()
334 return -EINVAL; in plgpio_irq_set_type()
336 if (plgpio->regs.eit == -1) in plgpio_irq_set_type()
342 return -EINVAL; in plgpio_irq_set_type()
344 if (plgpio->regs.eit == -1) in plgpio_irq_set_type()
347 reg_off = REG_OFFSET(0, plgpio->regs.eit, offset); in plgpio_irq_set_type()
348 regmap_read(plgpio->regmap, reg_off, &val); in plgpio_irq_set_type()
352 regmap_write(plgpio->regmap, reg_off, val | (1 << offset)); in plgpio_irq_set_type()
354 regmap_write(plgpio->regmap, reg_off, val & ~(1 << offset)); in plgpio_irq_set_type()
371 int regs_count, count, pin, offset, i = 0; in plgpio_irq_handler() local
375 count = plgpio->chip.ngpio; in plgpio_irq_handler()
381 regmap_read(plgpio->regmap, plgpio->regs.mis + in plgpio_irq_handler()
387 regmap_write(plgpio->regmap, plgpio->regs.mis + in plgpio_irq_handler()
392 * must have only (102 - MAX_GPIO_PER_REG * 3) = 6 relevant bits in plgpio_irq_handler()
396 count = count - i * MAX_GPIO_PER_REG; in plgpio_irq_handler()
398 pending &= (1 << count) - 1; in plgpio_irq_handler()
402 /* get correct pin for "offset" */ in plgpio_irq_handler()
403 if (plgpio->o2p && (plgpio->p2o_regs & PTO_MIS_REG)) { in plgpio_irq_handler()
404 pin = plgpio->o2p(offset); in plgpio_irq_handler()
405 if (pin == -1) in plgpio_irq_handler()
408 pin = offset; in plgpio_irq_handler()
411 pin = i * MAX_GPIO_PER_REG + pin; in plgpio_irq_handler()
412 generic_handle_domain_irq(gc->irq.domain, pin); in plgpio_irq_handler()
419 * pin to offset and offset to pin converter functions
422 * for different plgpio pins. For example: for pin 27, bit offset is 23, pin
423 * 28-33 are not supported, pin 95 has offset bit 95, bit 100 has offset bit 1
425 static int spear310_p2o(int pin) in spear310_p2o() argument
427 int offset = pin; in spear310_p2o()
429 if (pin <= 27) in spear310_p2o()
431 else if (pin <= 33) in spear310_p2o()
432 offset = -1; in spear310_p2o()
433 else if (pin <= 97) in spear310_p2o()
434 offset -= 2; in spear310_p2o()
435 else if (pin <= 101) in spear310_p2o()
436 offset = 101 - pin; in spear310_p2o()
438 offset = -1; in spear310_p2o()
446 return 101 - offset; in spear310_o2p()
448 return offset - 4; in spear310_o2p()
455 struct device_node *np = pdev->dev.of_node; in plgpio_probe_dt()
456 int ret = -EINVAL; in plgpio_probe_dt()
457 u32 val; in plgpio_probe_dt() local
460 plgpio->p2o = spear310_p2o; in plgpio_probe_dt()
461 plgpio->o2p = spear310_o2p; in plgpio_probe_dt()
462 plgpio->p2o_regs = PTO_WDATA_REG | PTO_DIR_REG | PTO_IE_REG | in plgpio_probe_dt()
466 if (!of_property_read_u32(np, "st-plgpio,ngpio", &val)) { in plgpio_probe_dt()
467 plgpio->chip.ngpio = val; in plgpio_probe_dt()
469 dev_err(&pdev->dev, "DT: Invalid ngpio field\n"); in plgpio_probe_dt()
473 if (!of_property_read_u32(np, "st-plgpio,enb-reg", &val)) in plgpio_probe_dt()
474 plgpio->regs.enb = val; in plgpio_probe_dt()
476 plgpio->regs.enb = -1; in plgpio_probe_dt()
478 if (!of_property_read_u32(np, "st-plgpio,wdata-reg", &val)) { in plgpio_probe_dt()
479 plgpio->regs.wdata = val; in plgpio_probe_dt()
481 dev_err(&pdev->dev, "DT: Invalid wdata reg\n"); in plgpio_probe_dt()
485 if (!of_property_read_u32(np, "st-plgpio,dir-reg", &val)) { in plgpio_probe_dt()
486 plgpio->regs.dir = val; in plgpio_probe_dt()
488 dev_err(&pdev->dev, "DT: Invalid dir reg\n"); in plgpio_probe_dt()
492 if (!of_property_read_u32(np, "st-plgpio,ie-reg", &val)) { in plgpio_probe_dt()
493 plgpio->regs.ie = val; in plgpio_probe_dt()
495 dev_err(&pdev->dev, "DT: Invalid ie reg\n"); in plgpio_probe_dt()
499 if (!of_property_read_u32(np, "st-plgpio,rdata-reg", &val)) { in plgpio_probe_dt()
500 plgpio->regs.rdata = val; in plgpio_probe_dt()
502 dev_err(&pdev->dev, "DT: Invalid rdata reg\n"); in plgpio_probe_dt()
506 if (!of_property_read_u32(np, "st-plgpio,mis-reg", &val)) { in plgpio_probe_dt()
507 plgpio->regs.mis = val; in plgpio_probe_dt()
509 dev_err(&pdev->dev, "DT: Invalid mis reg\n"); in plgpio_probe_dt()
513 if (!of_property_read_u32(np, "st-plgpio,eit-reg", &val)) in plgpio_probe_dt()
514 plgpio->regs.eit = val; in plgpio_probe_dt()
516 plgpio->regs.eit = -1; in plgpio_probe_dt()
530 plgpio = devm_kzalloc(&pdev->dev, sizeof(*plgpio), GFP_KERNEL); in plgpio_probe()
532 return -ENOMEM; in plgpio_probe()
534 regmap_np = of_parse_phandle(pdev->dev.of_node, "regmap", 0); in plgpio_probe()
536 plgpio->regmap = device_node_to_regmap(regmap_np); in plgpio_probe()
538 if (IS_ERR(plgpio->regmap)) { in plgpio_probe()
539 dev_err(&pdev->dev, "Retrieve regmap failed (%pe)\n", in plgpio_probe()
540 plgpio->regmap); in plgpio_probe()
541 return PTR_ERR(plgpio->regmap); in plgpio_probe()
544 plgpio->regmap = device_node_to_regmap(pdev->dev.of_node); in plgpio_probe()
545 if (IS_ERR(plgpio->regmap)) { in plgpio_probe()
546 dev_err(&pdev->dev, "Init regmap failed (%pe)\n", in plgpio_probe()
547 plgpio->regmap); in plgpio_probe()
548 return PTR_ERR(plgpio->regmap); in plgpio_probe()
554 dev_err(&pdev->dev, "DT probe failed\n"); in plgpio_probe()
558 plgpio->clk = devm_clk_get(&pdev->dev, NULL); in plgpio_probe()
559 if (IS_ERR(plgpio->clk)) in plgpio_probe()
560 dev_warn(&pdev->dev, "clk_get() failed, work without it\n"); in plgpio_probe()
563 plgpio->csave_regs = devm_kcalloc(&pdev->dev, in plgpio_probe()
564 DIV_ROUND_UP(plgpio->chip.ngpio, MAX_GPIO_PER_REG), in plgpio_probe()
565 sizeof(*plgpio->csave_regs), in plgpio_probe()
567 if (!plgpio->csave_regs) in plgpio_probe()
568 return -ENOMEM; in plgpio_probe()
572 spin_lock_init(&plgpio->lock); in plgpio_probe()
574 plgpio->chip.base = -1; in plgpio_probe()
575 plgpio->chip.request = plgpio_request; in plgpio_probe()
576 plgpio->chip.free = plgpio_free; in plgpio_probe()
577 plgpio->chip.direction_input = plgpio_direction_input; in plgpio_probe()
578 plgpio->chip.direction_output = plgpio_direction_output; in plgpio_probe()
579 plgpio->chip.get = plgpio_get_value; in plgpio_probe()
580 plgpio->chip.set = plgpio_set_value; in plgpio_probe()
581 plgpio->chip.label = dev_name(&pdev->dev); in plgpio_probe()
582 plgpio->chip.parent = &pdev->dev; in plgpio_probe()
583 plgpio->chip.owner = THIS_MODULE; in plgpio_probe()
585 if (!IS_ERR(plgpio->clk)) { in plgpio_probe()
586 ret = clk_prepare(plgpio->clk); in plgpio_probe()
588 dev_err(&pdev->dev, "clk prepare failed\n"); in plgpio_probe()
597 girq = &plgpio->chip.irq; in plgpio_probe()
598 girq->chip = &plgpio_irqchip; in plgpio_probe()
599 girq->parent_handler = plgpio_irq_handler; in plgpio_probe()
600 girq->num_parents = 1; in plgpio_probe()
601 girq->parents = devm_kcalloc(&pdev->dev, 1, in plgpio_probe()
602 sizeof(*girq->parents), in plgpio_probe()
604 if (!girq->parents) in plgpio_probe()
605 return -ENOMEM; in plgpio_probe()
606 girq->parents[0] = irq; in plgpio_probe()
607 girq->default_type = IRQ_TYPE_NONE; in plgpio_probe()
608 girq->handler = handle_simple_irq; in plgpio_probe()
609 dev_info(&pdev->dev, "PLGPIO registering with IRQs\n"); in plgpio_probe()
611 dev_info(&pdev->dev, "PLGPIO registering without IRQs\n"); in plgpio_probe()
614 ret = gpiochip_add_data(&plgpio->chip, plgpio); in plgpio_probe()
616 dev_err(&pdev->dev, "unable to add gpio chip\n"); in plgpio_probe()
623 if (!IS_ERR(plgpio->clk)) in plgpio_probe()
624 clk_unprepare(plgpio->clk); in plgpio_probe()
633 int i, reg_count = DIV_ROUND_UP(plgpio->chip.ngpio, MAX_GPIO_PER_REG); in plgpio_suspend()
639 if (plgpio->regs.enb != -1) in plgpio_suspend()
640 regmap_read(plgpio->regmap, plgpio->regs.enb + off, in plgpio_suspend()
641 &plgpio->csave_regs[i].enb); in plgpio_suspend()
642 if (plgpio->regs.eit != -1) in plgpio_suspend()
643 regmap_read(plgpio->regmap, plgpio->regs.eit + off, in plgpio_suspend()
644 &plgpio->csave_regs[i].eit); in plgpio_suspend()
645 regmap_read(plgpio->regmap, plgpio->regs.wdata + off, in plgpio_suspend()
646 &plgpio->csave_regs[i].wdata); in plgpio_suspend()
647 regmap_read(plgpio->regmap, plgpio->regs.dir + off, in plgpio_suspend()
648 &plgpio->csave_regs[i].dir); in plgpio_suspend()
649 regmap_read(plgpio->regmap, plgpio->regs.ie + off, in plgpio_suspend()
650 &plgpio->csave_regs[i].ie); in plgpio_suspend()
660 * bit values (non-plgpio bits), and retain captured value (plgpio bits).
664 regmap_read(plgpio->regmap, plgpio->regs.__reg + _off, &_tmp); \
666 plgpio->csave_regs[i].__reg = \
667 _tmp | (plgpio->csave_regs[i].__reg & _mask); \
673 int i, reg_count = DIV_ROUND_UP(plgpio->chip.ngpio, MAX_GPIO_PER_REG); in plgpio_resume()
680 if (i == reg_count - 1) { in plgpio_resume()
681 mask = (1 << (plgpio->chip.ngpio - i * in plgpio_resume()
682 MAX_GPIO_PER_REG)) - 1; in plgpio_resume()
684 if (plgpio->regs.enb != -1) in plgpio_resume()
687 if (plgpio->regs.eit != -1) in plgpio_resume()
695 regmap_write(plgpio->regmap, plgpio->regs.wdata + off, in plgpio_resume()
696 plgpio->csave_regs[i].wdata); in plgpio_resume()
698 regmap_write(plgpio->regmap, plgpio->regs.dir + off, in plgpio_resume()
699 plgpio->csave_regs[i].dir); in plgpio_resume()
701 if (plgpio->regs.eit != -1) in plgpio_resume()
702 regmap_write(plgpio->regmap, plgpio->regs.eit + off, in plgpio_resume()
703 plgpio->csave_regs[i].eit); in plgpio_resume()
705 regmap_write(plgpio->regmap, plgpio->regs.ie + off, in plgpio_resume()
706 plgpio->csave_regs[i].ie); in plgpio_resume()
708 if (plgpio->regs.enb != -1) in plgpio_resume()
709 regmap_write(plgpio->regmap, plgpio->regs.enb + off, in plgpio_resume()
710 plgpio->csave_regs[i].enb); in plgpio_resume()
720 { .compatible = "st,spear-plgpio" },
727 .name = "spear-plgpio",