Lines Matching +full:pci +full:- +full:phy
1 // SPDX-License-Identifier: GPL-2.0
17 #include <linux/phy/phy.h>
24 #include "pcie-designware.h"
135 #define to_pcie_ep(x) dev_get_drvdata((x)->dev)
145 * struct qcom_pcie_ep - Qualcomm PCIe Endpoint Controller
146 * @pci: Designware PCIe controller struct
155 * @phy: PHY controller block
166 struct dw_pcie pci; member
177 struct phy *phy; member
193 struct dw_pcie *pci = &pcie_ep->pci; in qcom_pcie_ep_core_reset() local
194 struct device *dev = pci->dev; in qcom_pcie_ep_core_reset()
197 ret = reset_control_assert(pcie_ep->core_reset); in qcom_pcie_ep_core_reset()
205 ret = reset_control_deassert(pcie_ep->core_reset); in qcom_pcie_ep_core_reset()
207 dev_err(dev, "Cannot de-assert core reset\n"); in qcom_pcie_ep_core_reset()
223 if (pcie_ep->perst_map) { in qcom_pcie_ep_configure_tcsr()
224 regmap_write(pcie_ep->perst_map, pcie_ep->perst_en, 0); in qcom_pcie_ep_configure_tcsr()
225 regmap_write(pcie_ep->perst_map, pcie_ep->perst_sep_en, 0); in qcom_pcie_ep_configure_tcsr()
229 static int qcom_pcie_dw_link_up(struct dw_pcie *pci) in qcom_pcie_dw_link_up() argument
231 struct qcom_pcie_ep *pcie_ep = to_pcie_ep(pci); in qcom_pcie_dw_link_up()
234 reg = readl_relaxed(pcie_ep->elbi + ELBI_SYS_STTS); in qcom_pcie_dw_link_up()
239 static int qcom_pcie_dw_start_link(struct dw_pcie *pci) in qcom_pcie_dw_start_link() argument
241 struct qcom_pcie_ep *pcie_ep = to_pcie_ep(pci); in qcom_pcie_dw_start_link()
243 enable_irq(pcie_ep->perst_irq); in qcom_pcie_dw_start_link()
248 static void qcom_pcie_dw_stop_link(struct dw_pcie *pci) in qcom_pcie_dw_stop_link() argument
250 struct qcom_pcie_ep *pcie_ep = to_pcie_ep(pci); in qcom_pcie_dw_stop_link()
252 disable_irq(pcie_ep->perst_irq); in qcom_pcie_dw_stop_link()
259 ret = clk_bulk_prepare_enable(pcie_ep->num_clks, pcie_ep->clks); in qcom_pcie_enable_resources()
267 ret = phy_init(pcie_ep->phy); in qcom_pcie_enable_resources()
271 ret = phy_power_on(pcie_ep->phy); in qcom_pcie_enable_resources()
278 phy_exit(pcie_ep->phy); in qcom_pcie_enable_resources()
280 clk_bulk_disable_unprepare(pcie_ep->num_clks, pcie_ep->clks); in qcom_pcie_enable_resources()
287 phy_power_off(pcie_ep->phy); in qcom_pcie_disable_resources()
288 phy_exit(pcie_ep->phy); in qcom_pcie_disable_resources()
289 clk_bulk_disable_unprepare(pcie_ep->num_clks, pcie_ep->clks); in qcom_pcie_disable_resources()
292 static int qcom_pcie_perst_deassert(struct dw_pcie *pci) in qcom_pcie_perst_deassert() argument
294 struct qcom_pcie_ep *pcie_ep = to_pcie_ep(pci); in qcom_pcie_perst_deassert()
295 struct device *dev = pci->dev; in qcom_pcie_perst_deassert()
306 gpiod_set_value_cansleep(pcie_ep->wake, 1); in qcom_pcie_perst_deassert()
308 gpiod_set_value_cansleep(pcie_ep->wake, 0); in qcom_pcie_perst_deassert()
313 val = readl_relaxed(pcie_ep->parf + PARF_BDF_TO_SID_CFG); in qcom_pcie_perst_deassert()
315 writel_relaxed(val, pcie_ep->parf + PARF_BDF_TO_SID_CFG); in qcom_pcie_perst_deassert()
318 val = readl_relaxed(pcie_ep->parf + PARF_DEBUG_INT_EN); in qcom_pcie_perst_deassert()
322 writel_relaxed(val, pcie_ep->parf + PARF_DEBUG_INT_EN); in qcom_pcie_perst_deassert()
325 writel_relaxed(PARF_DEVICE_TYPE_EP, pcie_ep->parf + PARF_DEVICE_TYPE); in qcom_pcie_perst_deassert()
328 val = readl_relaxed(pcie_ep->parf + PARF_PM_CTRL); in qcom_pcie_perst_deassert()
330 writel_relaxed(val, pcie_ep->parf + PARF_PM_CTRL); in qcom_pcie_perst_deassert()
333 val = readl_relaxed(pcie_ep->parf + PARF_AXI_MSTR_RD_HALT_NO_WRITES); in qcom_pcie_perst_deassert()
335 writel_relaxed(val, pcie_ep->parf + PARF_AXI_MSTR_RD_HALT_NO_WRITES); in qcom_pcie_perst_deassert()
338 val = readl_relaxed(pcie_ep->parf + PARF_AXI_MSTR_WR_ADDR_HALT); in qcom_pcie_perst_deassert()
340 writel_relaxed(val, pcie_ep->parf + PARF_AXI_MSTR_WR_ADDR_HALT); in qcom_pcie_perst_deassert()
343 val = readl_relaxed(pcie_ep->parf + PARF_Q2A_FLUSH); in qcom_pcie_perst_deassert()
345 writel_relaxed(val, pcie_ep->parf + PARF_Q2A_FLUSH); in qcom_pcie_perst_deassert()
353 val = readl_relaxed(pcie_ep->parf + PARF_SYS_CTRL); in qcom_pcie_perst_deassert()
358 writel_relaxed(val, pcie_ep->parf + PARF_SYS_CTRL); in qcom_pcie_perst_deassert()
361 val = readl_relaxed(pcie_ep->parf + PARF_DB_CTRL); in qcom_pcie_perst_deassert()
365 writel_relaxed(val, pcie_ep->parf + PARF_DB_CTRL); in qcom_pcie_perst_deassert()
368 val = readl_relaxed(pcie_ep->parf + PARF_CFG_BITS); in qcom_pcie_perst_deassert()
370 writel_relaxed(val, pcie_ep->parf + PARF_CFG_BITS); in qcom_pcie_perst_deassert()
372 dw_pcie_dbi_ro_wr_en(pci); in qcom_pcie_perst_deassert()
374 /* Set the L0s Exit Latency to 2us-4us = 0x6 */ in qcom_pcie_perst_deassert()
375 offset = dw_pcie_find_capability(pci, PCI_CAP_ID_EXP); in qcom_pcie_perst_deassert()
376 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCAP); in qcom_pcie_perst_deassert()
379 dw_pcie_writel_dbi(pci, offset + PCI_EXP_LNKCAP, val); in qcom_pcie_perst_deassert()
381 /* Set the L1 Exit Latency to be 32us-64 us = 0x6 */ in qcom_pcie_perst_deassert()
382 offset = dw_pcie_find_capability(pci, PCI_CAP_ID_EXP); in qcom_pcie_perst_deassert()
383 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCAP); in qcom_pcie_perst_deassert()
386 dw_pcie_writel_dbi(pci, offset + PCI_EXP_LNKCAP, val); in qcom_pcie_perst_deassert()
388 dw_pcie_dbi_ro_wr_dis(pci); in qcom_pcie_perst_deassert()
390 writel_relaxed(0, pcie_ep->parf + PARF_INT_ALL_MASK); in qcom_pcie_perst_deassert()
394 writel_relaxed(val, pcie_ep->parf + PARF_INT_ALL_MASK); in qcom_pcie_perst_deassert()
396 ret = dw_pcie_ep_init_complete(&pcie_ep->pci.ep); in qcom_pcie_perst_deassert()
406 writel_relaxed(pcie_ep->mmio_res->start, in qcom_pcie_perst_deassert()
407 pcie_ep->parf + PARF_MHI_BASE_ADDR_LOWER); in qcom_pcie_perst_deassert()
408 writel_relaxed(0, pcie_ep->parf + PARF_MHI_BASE_ADDR_UPPER); in qcom_pcie_perst_deassert()
411 val = readl_relaxed(pcie_ep->parf + PARF_MHI_CLOCK_RESET_CTRL); in qcom_pcie_perst_deassert()
413 val = readl_relaxed(pcie_ep->parf + PARF_MHI_CLOCK_RESET_CTRL); in qcom_pcie_perst_deassert()
415 dw_pcie_ep_init_notify(&pcie_ep->pci.ep); in qcom_pcie_perst_deassert()
418 val = readl_relaxed(pcie_ep->parf + PARF_LTSSM); in qcom_pcie_perst_deassert()
420 writel_relaxed(val, pcie_ep->parf + PARF_LTSSM); in qcom_pcie_perst_deassert()
430 static void qcom_pcie_perst_assert(struct dw_pcie *pci) in qcom_pcie_perst_assert() argument
432 struct qcom_pcie_ep *pcie_ep = to_pcie_ep(pci); in qcom_pcie_perst_assert()
433 struct device *dev = pci->dev; in qcom_pcie_perst_assert()
435 if (pcie_ep->link_status == QCOM_PCIE_EP_LINK_DISABLED) { in qcom_pcie_perst_assert()
441 pcie_ep->link_status = QCOM_PCIE_EP_LINK_DISABLED; in qcom_pcie_perst_assert()
454 struct device *dev = &pdev->dev; in qcom_pcie_ep_get_io_resources()
455 struct dw_pcie *pci = &pcie_ep->pci; in qcom_pcie_ep_get_io_resources() local
460 pcie_ep->parf = devm_platform_ioremap_resource_byname(pdev, "parf"); in qcom_pcie_ep_get_io_resources()
461 if (IS_ERR(pcie_ep->parf)) in qcom_pcie_ep_get_io_resources()
462 return PTR_ERR(pcie_ep->parf); in qcom_pcie_ep_get_io_resources()
465 pci->dbi_base = devm_pci_remap_cfg_resource(dev, res); in qcom_pcie_ep_get_io_resources()
466 if (IS_ERR(pci->dbi_base)) in qcom_pcie_ep_get_io_resources()
467 return PTR_ERR(pci->dbi_base); in qcom_pcie_ep_get_io_resources()
468 pci->dbi_base2 = pci->dbi_base; in qcom_pcie_ep_get_io_resources()
471 pcie_ep->elbi = devm_pci_remap_cfg_resource(dev, res); in qcom_pcie_ep_get_io_resources()
472 if (IS_ERR(pcie_ep->elbi)) in qcom_pcie_ep_get_io_resources()
473 return PTR_ERR(pcie_ep->elbi); in qcom_pcie_ep_get_io_resources()
475 pcie_ep->mmio_res = platform_get_resource_byname(pdev, IORESOURCE_MEM, in qcom_pcie_ep_get_io_resources()
477 if (!pcie_ep->mmio_res) { in qcom_pcie_ep_get_io_resources()
479 return -EINVAL; in qcom_pcie_ep_get_io_resources()
482 pcie_ep->mmio = devm_pci_remap_cfg_resource(dev, pcie_ep->mmio_res); in qcom_pcie_ep_get_io_resources()
483 if (IS_ERR(pcie_ep->mmio)) in qcom_pcie_ep_get_io_resources()
484 return PTR_ERR(pcie_ep->mmio); in qcom_pcie_ep_get_io_resources()
486 syscon = of_parse_phandle(dev->of_node, "qcom,perst-regs", 0); in qcom_pcie_ep_get_io_resources()
492 pcie_ep->perst_map = syscon_node_to_regmap(syscon); in qcom_pcie_ep_get_io_resources()
494 if (IS_ERR(pcie_ep->perst_map)) in qcom_pcie_ep_get_io_resources()
495 return PTR_ERR(pcie_ep->perst_map); in qcom_pcie_ep_get_io_resources()
497 ret = of_property_read_u32_index(dev->of_node, "qcom,perst-regs", in qcom_pcie_ep_get_io_resources()
498 1, &pcie_ep->perst_en); in qcom_pcie_ep_get_io_resources()
504 ret = of_property_read_u32_index(dev->of_node, "qcom,perst-regs", in qcom_pcie_ep_get_io_resources()
505 2, &pcie_ep->perst_sep_en); in qcom_pcie_ep_get_io_resources()
517 struct device *dev = &pdev->dev; in qcom_pcie_ep_get_resources()
526 pcie_ep->num_clks = devm_clk_bulk_get_all(dev, &pcie_ep->clks); in qcom_pcie_ep_get_resources()
527 if (pcie_ep->num_clks < 0) { in qcom_pcie_ep_get_resources()
529 return pcie_ep->num_clks; in qcom_pcie_ep_get_resources()
532 pcie_ep->core_reset = devm_reset_control_get_exclusive(dev, "core"); in qcom_pcie_ep_get_resources()
533 if (IS_ERR(pcie_ep->core_reset)) in qcom_pcie_ep_get_resources()
534 return PTR_ERR(pcie_ep->core_reset); in qcom_pcie_ep_get_resources()
536 pcie_ep->reset = devm_gpiod_get(dev, "reset", GPIOD_IN); in qcom_pcie_ep_get_resources()
537 if (IS_ERR(pcie_ep->reset)) in qcom_pcie_ep_get_resources()
538 return PTR_ERR(pcie_ep->reset); in qcom_pcie_ep_get_resources()
540 pcie_ep->wake = devm_gpiod_get_optional(dev, "wake", GPIOD_OUT_LOW); in qcom_pcie_ep_get_resources()
541 if (IS_ERR(pcie_ep->wake)) in qcom_pcie_ep_get_resources()
542 return PTR_ERR(pcie_ep->wake); in qcom_pcie_ep_get_resources()
544 pcie_ep->phy = devm_phy_optional_get(dev, "pciephy"); in qcom_pcie_ep_get_resources()
545 if (IS_ERR(pcie_ep->phy)) in qcom_pcie_ep_get_resources()
546 ret = PTR_ERR(pcie_ep->phy); in qcom_pcie_ep_get_resources()
555 struct dw_pcie *pci = &pcie_ep->pci; in qcom_pcie_ep_global_irq_thread() local
556 struct device *dev = pci->dev; in qcom_pcie_ep_global_irq_thread()
557 u32 status = readl_relaxed(pcie_ep->parf + PARF_INT_ALL_STATUS); in qcom_pcie_ep_global_irq_thread()
558 u32 mask = readl_relaxed(pcie_ep->parf + PARF_INT_ALL_MASK); in qcom_pcie_ep_global_irq_thread()
561 writel_relaxed(status, pcie_ep->parf + PARF_INT_ALL_CLEAR); in qcom_pcie_ep_global_irq_thread()
566 pcie_ep->link_status = QCOM_PCIE_EP_LINK_DOWN; in qcom_pcie_ep_global_irq_thread()
569 pcie_ep->link_status = QCOM_PCIE_EP_LINK_ENABLED; in qcom_pcie_ep_global_irq_thread()
571 dev_dbg(dev, "Received PM Turn-off event! Entering L23\n"); in qcom_pcie_ep_global_irq_thread()
572 val = readl_relaxed(pcie_ep->parf + PARF_PM_CTRL); in qcom_pcie_ep_global_irq_thread()
574 writel_relaxed(val, pcie_ep->parf + PARF_PM_CTRL); in qcom_pcie_ep_global_irq_thread()
576 dstate = dw_pcie_readl_dbi(pci, DBI_CON_STATUS) & in qcom_pcie_ep_global_irq_thread()
580 val = readl_relaxed(pcie_ep->parf + PARF_PM_CTRL); in qcom_pcie_ep_global_irq_thread()
582 writel_relaxed(val, pcie_ep->parf + PARF_PM_CTRL); in qcom_pcie_ep_global_irq_thread()
586 dw_pcie_ep_linkup(&pci->ep); in qcom_pcie_ep_global_irq_thread()
587 pcie_ep->link_status = QCOM_PCIE_EP_LINK_UP; in qcom_pcie_ep_global_irq_thread()
598 struct dw_pcie *pci = &pcie_ep->pci; in qcom_pcie_ep_perst_irq_thread() local
599 struct device *dev = pci->dev; in qcom_pcie_ep_perst_irq_thread()
602 perst = gpiod_get_value(pcie_ep->reset); in qcom_pcie_ep_perst_irq_thread()
605 qcom_pcie_perst_assert(pci); in qcom_pcie_ep_perst_irq_thread()
607 dev_dbg(dev, "PERST de-asserted by host. Starting link training!\n"); in qcom_pcie_ep_perst_irq_thread()
608 qcom_pcie_perst_deassert(pci); in qcom_pcie_ep_perst_irq_thread()
611 irq_set_irq_type(gpiod_to_irq(pcie_ep->reset), in qcom_pcie_ep_perst_irq_thread()
622 pcie_ep->global_irq = platform_get_irq_byname(pdev, "global"); in qcom_pcie_ep_enable_irq_resources()
623 if (pcie_ep->global_irq < 0) in qcom_pcie_ep_enable_irq_resources()
624 return pcie_ep->global_irq; in qcom_pcie_ep_enable_irq_resources()
626 ret = devm_request_threaded_irq(&pdev->dev, pcie_ep->global_irq, NULL, in qcom_pcie_ep_enable_irq_resources()
631 dev_err(&pdev->dev, "Failed to request Global IRQ\n"); in qcom_pcie_ep_enable_irq_resources()
635 pcie_ep->perst_irq = gpiod_to_irq(pcie_ep->reset); in qcom_pcie_ep_enable_irq_resources()
636 irq_set_status_flags(pcie_ep->perst_irq, IRQ_NOAUTOEN); in qcom_pcie_ep_enable_irq_resources()
637 ret = devm_request_threaded_irq(&pdev->dev, pcie_ep->perst_irq, NULL, in qcom_pcie_ep_enable_irq_resources()
642 dev_err(&pdev->dev, "Failed to request PERST IRQ\n"); in qcom_pcie_ep_enable_irq_resources()
643 disable_irq(pcie_ep->global_irq); in qcom_pcie_ep_enable_irq_resources()
653 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in qcom_pcie_ep_raise_irq() local
661 dev_err(pci->dev, "Unknown IRQ type\n"); in qcom_pcie_ep_raise_irq()
662 return -EINVAL; in qcom_pcie_ep_raise_irq()
669 dev_get_drvdata(s->private); in qcom_pcie_ep_link_transition_count()
672 readl_relaxed(pcie_ep->mmio + PARF_DEBUG_CNT_PM_LINKST_IN_L0S)); in qcom_pcie_ep_link_transition_count()
675 readl_relaxed(pcie_ep->mmio + PARF_DEBUG_CNT_PM_LINKST_IN_L1)); in qcom_pcie_ep_link_transition_count()
678 readl_relaxed(pcie_ep->mmio + PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1)); in qcom_pcie_ep_link_transition_count()
681 readl_relaxed(pcie_ep->mmio + PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2)); in qcom_pcie_ep_link_transition_count()
684 readl_relaxed(pcie_ep->mmio + PARF_DEBUG_CNT_PM_LINKST_IN_L2)); in qcom_pcie_ep_link_transition_count()
691 struct dw_pcie *pci = &pcie_ep->pci; in qcom_pcie_ep_init_debugfs() local
693 debugfs_create_devm_seqfile(pci->dev, "link_transition_count", pcie_ep->debugfs, in qcom_pcie_ep_init_debugfs()
712 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in qcom_pcie_ep_init() local
716 dw_pcie_ep_reset_bar(pci, bar); in qcom_pcie_ep_init()
727 struct device *dev = &pdev->dev; in qcom_pcie_ep_probe()
734 return -ENOMEM; in qcom_pcie_ep_probe()
736 pcie_ep->pci.dev = dev; in qcom_pcie_ep_probe()
737 pcie_ep->pci.ops = &pci_ops; in qcom_pcie_ep_probe()
738 pcie_ep->pci.ep.ops = &pci_ep_ops; in qcom_pcie_ep_probe()
751 ret = dw_pcie_ep_init(&pcie_ep->pci.ep); in qcom_pcie_ep_probe()
761 name = devm_kasprintf(dev, GFP_KERNEL, "%pOFP", dev->of_node); in qcom_pcie_ep_probe()
763 ret = -ENOMEM; in qcom_pcie_ep_probe()
767 pcie_ep->debugfs = debugfs_create_dir(name, NULL); in qcom_pcie_ep_probe()
773 disable_irq(pcie_ep->global_irq); in qcom_pcie_ep_probe()
774 disable_irq(pcie_ep->perst_irq); in qcom_pcie_ep_probe()
786 disable_irq(pcie_ep->global_irq); in qcom_pcie_ep_remove()
787 disable_irq(pcie_ep->perst_irq); in qcom_pcie_ep_remove()
789 debugfs_remove_recursive(pcie_ep->debugfs); in qcom_pcie_ep_remove()
791 if (pcie_ep->link_status == QCOM_PCIE_EP_LINK_DISABLED) in qcom_pcie_ep_remove()
800 { .compatible = "qcom,sdx55-pcie-ep", },
801 { .compatible = "qcom,sm8450-pcie-ep", },
810 .name = "qcom-pcie-ep",