Lines Matching +full:0 +full:x10000
21 NETXEN_HW_H0_CH_HUB_ADR = 0x05,
22 NETXEN_HW_H1_CH_HUB_ADR = 0x0E,
23 NETXEN_HW_H2_CH_HUB_ADR = 0x03,
24 NETXEN_HW_H3_CH_HUB_ADR = 0x01,
25 NETXEN_HW_H4_CH_HUB_ADR = 0x06,
26 NETXEN_HW_H5_CH_HUB_ADR = 0x07,
27 NETXEN_HW_H6_CH_HUB_ADR = 0x08
30 /* Hub 0 */
32 NETXEN_HW_MN_CRB_AGT_ADR = 0x15,
33 NETXEN_HW_MS_CRB_AGT_ADR = 0x25
38 NETXEN_HW_PS_CRB_AGT_ADR = 0x73,
39 NETXEN_HW_SS_CRB_AGT_ADR = 0x20,
40 NETXEN_HW_RPMX3_CRB_AGT_ADR = 0x0b,
41 NETXEN_HW_QMS_CRB_AGT_ADR = 0x00,
42 NETXEN_HW_SQGS0_CRB_AGT_ADR = 0x01,
43 NETXEN_HW_SQGS1_CRB_AGT_ADR = 0x02,
44 NETXEN_HW_SQGS2_CRB_AGT_ADR = 0x03,
45 NETXEN_HW_SQGS3_CRB_AGT_ADR = 0x04,
46 NETXEN_HW_C2C0_CRB_AGT_ADR = 0x58,
47 NETXEN_HW_C2C1_CRB_AGT_ADR = 0x59,
48 NETXEN_HW_C2C2_CRB_AGT_ADR = 0x5a,
49 NETXEN_HW_RPMX2_CRB_AGT_ADR = 0x0a,
50 NETXEN_HW_RPMX4_CRB_AGT_ADR = 0x0c,
51 NETXEN_HW_RPMX7_CRB_AGT_ADR = 0x0f,
52 NETXEN_HW_RPMX9_CRB_AGT_ADR = 0x12,
53 NETXEN_HW_SMB_CRB_AGT_ADR = 0x18
58 NETXEN_HW_NIU_CRB_AGT_ADR = 0x31,
59 NETXEN_HW_I2C0_CRB_AGT_ADR = 0x19,
60 NETXEN_HW_I2C1_CRB_AGT_ADR = 0x29,
62 NETXEN_HW_SN_CRB_AGT_ADR = 0x10,
63 NETXEN_HW_I2Q_CRB_AGT_ADR = 0x20,
64 NETXEN_HW_LPC_CRB_AGT_ADR = 0x22,
65 NETXEN_HW_ROMUSB_CRB_AGT_ADR = 0x21,
66 NETXEN_HW_QM_CRB_AGT_ADR = 0x66,
67 NETXEN_HW_SQG0_CRB_AGT_ADR = 0x60,
68 NETXEN_HW_SQG1_CRB_AGT_ADR = 0x61,
69 NETXEN_HW_SQG2_CRB_AGT_ADR = 0x62,
70 NETXEN_HW_SQG3_CRB_AGT_ADR = 0x63,
71 NETXEN_HW_RPMX1_CRB_AGT_ADR = 0x09,
72 NETXEN_HW_RPMX5_CRB_AGT_ADR = 0x0d,
73 NETXEN_HW_RPMX6_CRB_AGT_ADR = 0x0e,
74 NETXEN_HW_RPMX8_CRB_AGT_ADR = 0x11
79 NETXEN_HW_PH_CRB_AGT_ADR = 0x1A,
80 NETXEN_HW_SRE_CRB_AGT_ADR = 0x50,
81 NETXEN_HW_EG_CRB_AGT_ADR = 0x51,
82 NETXEN_HW_RPMX0_CRB_AGT_ADR = 0x08
87 NETXEN_HW_PEGN0_CRB_AGT_ADR = 0x40,
103 NETXEN_HW_PEGS0_CRB_AGT_ADR = 0x40,
114 NETXEN_HW_CAS0_CRB_AGT_ADR = 0x46,
115 NETXEN_HW_CAS1_CRB_AGT_ADR = 0x47,
116 NETXEN_HW_CAS2_CRB_AGT_ADR = 0x48,
117 NETXEN_HW_CAS3_CRB_AGT_ADR = 0x49,
118 NETXEN_HW_NCM_CRB_AGT_ADR = 0x16,
119 NETXEN_HW_TMR_CRB_AGT_ADR = 0x17,
120 NETXEN_HW_XDMA_CRB_AGT_ADR = 0x05,
121 NETXEN_HW_OCM0_CRB_AGT_ADR = 0x06,
122 NETXEN_HW_OCM1_CRB_AGT_ADR = 0x07
126 #define NETXEN_HW_EFC_RPMX0_CRB_AGT_ADR 0x67
130 NETXEN_HW_PX_MAP_CRB_PH = 0,
335 #define NETXEN_SRE_MISC (NETXEN_CRB_SRE + 0x0002c)
336 #define NETXEN_SRE_INT_STATUS (NETXEN_CRB_SRE + 0x00034)
337 #define NETXEN_SRE_PBI_ACTIVE_STATUS (NETXEN_CRB_SRE + 0x01014)
338 #define NETXEN_SRE_L1RE_CTL (NETXEN_CRB_SRE + 0x03000)
339 #define NETXEN_SRE_L2RE_CTL (NETXEN_CRB_SRE + 0x05000)
340 #define NETXEN_SRE_BUF_CTL (NETXEN_CRB_SRE + 0x01000)
342 #define NETXEN_DMA_BASE(U) (NETXEN_CRB_PCIX_MD + 0x20000 + ((U)<<16))
343 #define NETXEN_DMA_COMMAND(U) (NETXEN_DMA_BASE(U) + 0x00008)
345 #define NETXEN_I2Q_CLR_PCI_HI (NETXEN_CRB_I2Q + 0x00034)
348 #define CRB_REG_EX_PC 0x3c
350 #define ROMUSB_GLB (NETXEN_CRB_ROMUSB + 0x00000)
351 #define ROMUSB_ROM (NETXEN_CRB_ROMUSB + 0x10000)
353 #define NETXEN_ROMUSB_GLB_STATUS (ROMUSB_GLB + 0x0004)
354 #define NETXEN_ROMUSB_GLB_SW_RESET (ROMUSB_GLB + 0x0008)
355 #define NETXEN_ROMUSB_GLB_PAD_GPIO_I (ROMUSB_GLB + 0x000c)
356 #define NETXEN_ROMUSB_GLB_CAS_RST (ROMUSB_GLB + 0x0038)
357 #define NETXEN_ROMUSB_GLB_TEST_MUX_SEL (ROMUSB_GLB + 0x0044)
358 #define NETXEN_ROMUSB_GLB_PEGTUNE_DONE (ROMUSB_GLB + 0x005c)
359 #define NETXEN_ROMUSB_GLB_CHIP_CLK_CTRL (ROMUSB_GLB + 0x00A8)
361 #define NETXEN_ROMUSB_GPIO(n) (ROMUSB_GLB + 0x60 + (4 * (n)))
363 #define NETXEN_ROMUSB_ROM_INSTR_OPCODE (ROMUSB_ROM + 0x0004)
364 #define NETXEN_ROMUSB_ROM_ADDRESS (ROMUSB_ROM + 0x0008)
365 #define NETXEN_ROMUSB_ROM_WDATA (ROMUSB_ROM + 0x000c)
366 #define NETXEN_ROMUSB_ROM_ABYTE_CNT (ROMUSB_ROM + 0x0010)
367 #define NETXEN_ROMUSB_ROM_DUMMY_BYTE_CNT (ROMUSB_ROM + 0x0014)
368 #define NETXEN_ROMUSB_ROM_RDATA (ROMUSB_ROM + 0x0018)
371 #define ROM_LOCK_DRIVER 0x0d417340
380 #define M25P_INSTR_WREN 0x06
381 #define M25P_INSTR_WRDI 0x04
382 #define M25P_INSTR_RDID 0x9f
383 #define M25P_INSTR_RDSR 0x05
384 #define M25P_INSTR_WRSR 0x01
385 #define M25P_INSTR_READ 0x03
386 #define M25P_INSTR_FAST_READ 0x0b
387 #define M25P_INSTR_PP 0x02
388 #define M25P_INSTR_SE 0xd8
389 #define M25P_INSTR_BE 0xc7
390 #define M25P_INSTR_DP 0xb9
391 #define M25P_INSTR_RES 0xab
395 #define NETXEN_PCI_CRB_WINDOWSIZE 0x00100000
444 #define NETXEN_PCI_DDR_NET (0x00000000UL)
445 #define NETXEN_PCI_QDR_NET (0x04000000UL)
446 #define NETXEN_PCI_DIRECT_CRB (0x04400000UL)
447 #define NETXEN_PCI_CAMQM (0x04800000UL)
448 #define NETXEN_PCI_CAMQM_MAX (0x04ffffffUL)
449 #define NETXEN_PCI_OCM0 (0x05000000UL)
450 #define NETXEN_PCI_OCM0_MAX (0x050fffffUL)
451 #define NETXEN_PCI_OCM1 (0x05100000UL)
452 #define NETXEN_PCI_OCM1_MAX (0x051fffffUL)
453 #define NETXEN_PCI_CRBSPACE (0x06000000UL)
454 #define NETXEN_PCI_128MB_SIZE (0x08000000UL)
455 #define NETXEN_PCI_32MB_SIZE (0x02000000UL)
456 #define NETXEN_PCI_2MB_SIZE (0x00200000UL)
458 #define NETXEN_PCI_MN_2M (0)
459 #define NETXEN_PCI_MS_2M (0x80000)
460 #define NETXEN_PCI_OCM0_2M (0x000c0000UL)
461 #define NETXEN_PCI_CAMQM_2M_BASE (0x000ff800UL)
462 #define NETXEN_PCI_CAMQM_2M_END (0x04800800UL)
466 #define NETXEN_ADDR_DDR_NET (0x0000000000000000ULL)
467 #define NETXEN_ADDR_DDR_NET_MAX (0x000000000fffffffULL)
468 #define NETXEN_ADDR_OCM0 (0x0000000200000000ULL)
469 #define NETXEN_ADDR_OCM0_MAX (0x00000002000fffffULL)
470 #define NETXEN_ADDR_OCM1 (0x0000000200400000ULL)
471 #define NETXEN_ADDR_OCM1_MAX (0x00000002004fffffULL)
472 #define NETXEN_ADDR_QDR_NET (0x0000000300000000ULL)
473 #define NETXEN_ADDR_QDR_NET_MAX_P2 (0x00000003003fffffULL)
474 #define NETXEN_ADDR_QDR_NET_MAX_P3 (0x0000000303ffffffULL)
479 #define NETXEN_MIU_CONTROL (0x000)
489 #define NETXEN_NIU_MODE (NETXEN_CRB_NIU + 0x00000)
491 #define NETXEN_NIU_XG_SINGLE_TERM (NETXEN_CRB_NIU + 0x00004)
492 #define NETXEN_NIU_XG_DRIVE_HI (NETXEN_CRB_NIU + 0x00008)
493 #define NETXEN_NIU_XG_DRIVE_LO (NETXEN_CRB_NIU + 0x0000c)
494 #define NETXEN_NIU_XG_DTX (NETXEN_CRB_NIU + 0x00010)
495 #define NETXEN_NIU_XG_DEQ (NETXEN_CRB_NIU + 0x00014)
496 #define NETXEN_NIU_XG_WORD_ALIGN (NETXEN_CRB_NIU + 0x00018)
497 #define NETXEN_NIU_XG_RESET (NETXEN_CRB_NIU + 0x0001c)
498 #define NETXEN_NIU_XG_POWER_DOWN (NETXEN_CRB_NIU + 0x00020)
499 #define NETXEN_NIU_XG_RESET_PLL (NETXEN_CRB_NIU + 0x00024)
500 #define NETXEN_NIU_XG_SERDES_LOOPBACK (NETXEN_CRB_NIU + 0x00028)
501 #define NETXEN_NIU_XG_DO_BYTE_ALIGN (NETXEN_CRB_NIU + 0x0002c)
502 #define NETXEN_NIU_XG_TX_ENABLE (NETXEN_CRB_NIU + 0x00030)
503 #define NETXEN_NIU_XG_RX_ENABLE (NETXEN_CRB_NIU + 0x00034)
504 #define NETXEN_NIU_XG_STATUS (NETXEN_CRB_NIU + 0x00038)
505 #define NETXEN_NIU_XG_PAUSE_THRESHOLD (NETXEN_CRB_NIU + 0x0003c)
506 #define NETXEN_NIU_INT_MASK (NETXEN_CRB_NIU + 0x00040)
507 #define NETXEN_NIU_ACTIVE_INT (NETXEN_CRB_NIU + 0x00044)
508 #define NETXEN_NIU_MASKABLE_INT (NETXEN_CRB_NIU + 0x00048)
510 #define NETXEN_NIU_STRAP_VALUE_SAVE_HIGHER (NETXEN_CRB_NIU + 0x0004c)
512 #define NETXEN_NIU_GB_SERDES_RESET (NETXEN_CRB_NIU + 0x00050)
513 #define NETXEN_NIU_GB0_GMII_MODE (NETXEN_CRB_NIU + 0x00054)
514 #define NETXEN_NIU_GB0_MII_MODE (NETXEN_CRB_NIU + 0x00058)
515 #define NETXEN_NIU_GB1_GMII_MODE (NETXEN_CRB_NIU + 0x0005c)
516 #define NETXEN_NIU_GB1_MII_MODE (NETXEN_CRB_NIU + 0x00060)
517 #define NETXEN_NIU_GB2_GMII_MODE (NETXEN_CRB_NIU + 0x00064)
518 #define NETXEN_NIU_GB2_MII_MODE (NETXEN_CRB_NIU + 0x00068)
519 #define NETXEN_NIU_GB3_GMII_MODE (NETXEN_CRB_NIU + 0x0006c)
520 #define NETXEN_NIU_GB3_MII_MODE (NETXEN_CRB_NIU + 0x00070)
521 #define NETXEN_NIU_REMOTE_LOOPBACK (NETXEN_CRB_NIU + 0x00074)
522 #define NETXEN_NIU_GB0_HALF_DUPLEX (NETXEN_CRB_NIU + 0x00078)
523 #define NETXEN_NIU_GB1_HALF_DUPLEX (NETXEN_CRB_NIU + 0x0007c)
524 #define NETXEN_NIU_RESET_SYS_FIFOS (NETXEN_CRB_NIU + 0x00088)
525 #define NETXEN_NIU_GB_CRC_DROP (NETXEN_CRB_NIU + 0x0008c)
526 #define NETXEN_NIU_GB_DROP_WRONGADDR (NETXEN_CRB_NIU + 0x00090)
527 #define NETXEN_NIU_TEST_MUX_CTL (NETXEN_CRB_NIU + 0x00094)
528 #define NETXEN_NIU_XG_PAUSE_CTL (NETXEN_CRB_NIU + 0x00098)
529 #define NETXEN_NIU_XG_PAUSE_LEVEL (NETXEN_CRB_NIU + 0x000dc)
530 #define NETXEN_NIU_FRAME_COUNT_SELECT (NETXEN_CRB_NIU + 0x000ac)
531 #define NETXEN_NIU_FRAME_COUNT (NETXEN_CRB_NIU + 0x000b0)
532 #define NETXEN_NIU_XG_SEL (NETXEN_CRB_NIU + 0x00128)
533 #define NETXEN_NIU_GB_PAUSE_CTL (NETXEN_CRB_NIU + 0x0030c)
535 #define NETXEN_NIU_FULL_LEVEL_XG (NETXEN_CRB_NIU + 0x00450)
537 #define NETXEN_NIU_XG1_RESET (NETXEN_CRB_NIU + 0x0011c)
538 #define NETXEN_NIU_XG1_POWER_DOWN (NETXEN_CRB_NIU + 0x00120)
539 #define NETXEN_NIU_XG1_RESET_PLL (NETXEN_CRB_NIU + 0x00124)
541 #define NETXEN_MAC_ADDR_CNTL_REG (NETXEN_CRB_NIU + 0x1000)
543 #define NETXEN_MULTICAST_ADDR_HI_0 (NETXEN_CRB_NIU + 0x1010)
544 #define NETXEN_MULTICAST_ADDR_HI_1 (NETXEN_CRB_NIU + 0x1014)
545 #define NETXEN_MULTICAST_ADDR_HI_2 (NETXEN_CRB_NIU + 0x1018)
546 #define NETXEN_MULTICAST_ADDR_HI_3 (NETXEN_CRB_NIU + 0x101c)
548 #define NETXEN_UNICAST_ADDR_BASE (NETXEN_CRB_NIU + 0x1080)
549 #define NETXEN_MULTICAST_ADDR_BASE (NETXEN_CRB_NIU + 0x1100)
552 (NETXEN_CRB_NIU + 0x30000 + (I)*0x10000)
554 (NETXEN_CRB_NIU + 0x30004 + (I)*0x10000)
556 (NETXEN_CRB_NIU + 0x30008 + (I)*0x10000)
558 (NETXEN_CRB_NIU + 0x3000c + (I)*0x10000)
560 (NETXEN_CRB_NIU + 0x30010 + (I)*0x10000)
562 (NETXEN_CRB_NIU + 0x3001c + (I)*0x10000)
564 (NETXEN_CRB_NIU + 0x30020 + (I)*0x10000)
566 (NETXEN_CRB_NIU + 0x30024 + (I)*0x10000)
568 (NETXEN_CRB_NIU + 0x30028 + (I)*0x10000)
570 (NETXEN_CRB_NIU + 0x3002c + (I)*0x10000)
572 (NETXEN_CRB_NIU + 0x30030 + (I)*0x10000)
574 (NETXEN_CRB_NIU + 0x30034 + (I)*0x10000)
576 (NETXEN_CRB_NIU + 0x30038 + (I)*0x10000)
578 (NETXEN_CRB_NIU + 0x3003c + (I)*0x10000)
580 (NETXEN_CRB_NIU + 0x30040 + (I)*0x10000)
582 (NETXEN_CRB_NIU + 0x30044 + (I)*0x10000)
584 #define NETXEN_NIU_XGE_CONFIG_0 (NETXEN_CRB_NIU + 0x70000)
585 #define NETXEN_NIU_XGE_CONFIG_1 (NETXEN_CRB_NIU + 0x70004)
586 #define NETXEN_NIU_XGE_IPG (NETXEN_CRB_NIU + 0x70008)
587 #define NETXEN_NIU_XGE_STATION_ADDR_0_HI (NETXEN_CRB_NIU + 0x7000c)
588 #define NETXEN_NIU_XGE_STATION_ADDR_0_1 (NETXEN_CRB_NIU + 0x70010)
589 #define NETXEN_NIU_XGE_STATION_ADDR_1_LO (NETXEN_CRB_NIU + 0x70014)
590 #define NETXEN_NIU_XGE_STATUS (NETXEN_CRB_NIU + 0x70018)
591 #define NETXEN_NIU_XGE_MAX_FRAME_SIZE (NETXEN_CRB_NIU + 0x7001c)
592 #define NETXEN_NIU_XGE_PAUSE_FRAME_VALUE (NETXEN_CRB_NIU + 0x70020)
593 #define NETXEN_NIU_XGE_TX_BYTE_CNT (NETXEN_CRB_NIU + 0x70024)
594 #define NETXEN_NIU_XGE_TX_FRAME_CNT (NETXEN_CRB_NIU + 0x70028)
595 #define NETXEN_NIU_XGE_RX_BYTE_CNT (NETXEN_CRB_NIU + 0x7002c)
596 #define NETXEN_NIU_XGE_RX_FRAME_CNT (NETXEN_CRB_NIU + 0x70030)
597 #define NETXEN_NIU_XGE_AGGR_ERROR_CNT (NETXEN_CRB_NIU + 0x70034)
598 #define NETXEN_NIU_XGE_MULTICAST_FRAME_CNT (NETXEN_CRB_NIU + 0x70038)
599 #define NETXEN_NIU_XGE_UNICAST_FRAME_CNT (NETXEN_CRB_NIU + 0x7003c)
600 #define NETXEN_NIU_XGE_CRC_ERROR_CNT (NETXEN_CRB_NIU + 0x70040)
601 #define NETXEN_NIU_XGE_OVERSIZE_FRAME_ERR (NETXEN_CRB_NIU + 0x70044)
602 #define NETXEN_NIU_XGE_UNDERSIZE_FRAME_ERR (NETXEN_CRB_NIU + 0x70048)
603 #define NETXEN_NIU_XGE_LOCAL_ERROR_CNT (NETXEN_CRB_NIU + 0x7004c)
604 #define NETXEN_NIU_XGE_REMOTE_ERROR_CNT (NETXEN_CRB_NIU + 0x70050)
605 #define NETXEN_NIU_XGE_CONTROL_CHAR_CNT (NETXEN_CRB_NIU + 0x70054)
606 #define NETXEN_NIU_XGE_PAUSE_FRAME_CNT (NETXEN_CRB_NIU + 0x70058)
607 #define NETXEN_NIU_XG1_CONFIG_0 (NETXEN_CRB_NIU + 0x80000)
608 #define NETXEN_NIU_XG1_CONFIG_1 (NETXEN_CRB_NIU + 0x80004)
609 #define NETXEN_NIU_XG1_IPG (NETXEN_CRB_NIU + 0x80008)
610 #define NETXEN_NIU_XG1_STATION_ADDR_0_HI (NETXEN_CRB_NIU + 0x8000c)
611 #define NETXEN_NIU_XG1_STATION_ADDR_0_1 (NETXEN_CRB_NIU + 0x80010)
612 #define NETXEN_NIU_XG1_STATION_ADDR_1_LO (NETXEN_CRB_NIU + 0x80014)
613 #define NETXEN_NIU_XG1_STATUS (NETXEN_CRB_NIU + 0x80018)
614 #define NETXEN_NIU_XG1_MAX_FRAME_SIZE (NETXEN_CRB_NIU + 0x8001c)
615 #define NETXEN_NIU_XG1_PAUSE_FRAME_VALUE (NETXEN_CRB_NIU + 0x80020)
616 #define NETXEN_NIU_XG1_TX_BYTE_CNT (NETXEN_CRB_NIU + 0x80024)
617 #define NETXEN_NIU_XG1_TX_FRAME_CNT (NETXEN_CRB_NIU + 0x80028)
618 #define NETXEN_NIU_XG1_RX_BYTE_CNT (NETXEN_CRB_NIU + 0x8002c)
619 #define NETXEN_NIU_XG1_RX_FRAME_CNT (NETXEN_CRB_NIU + 0x80030)
620 #define NETXEN_NIU_XG1_AGGR_ERROR_CNT (NETXEN_CRB_NIU + 0x80034)
621 #define NETXEN_NIU_XG1_MULTICAST_FRAME_CNT (NETXEN_CRB_NIU + 0x80038)
622 #define NETXEN_NIU_XG1_UNICAST_FRAME_CNT (NETXEN_CRB_NIU + 0x8003c)
623 #define NETXEN_NIU_XG1_CRC_ERROR_CNT (NETXEN_CRB_NIU + 0x80040)
624 #define NETXEN_NIU_XG1_OVERSIZE_FRAME_ERR (NETXEN_CRB_NIU + 0x80044)
625 #define NETXEN_NIU_XG1_UNDERSIZE_FRAME_ERR (NETXEN_CRB_NIU + 0x80048)
626 #define NETXEN_NIU_XG1_LOCAL_ERROR_CNT (NETXEN_CRB_NIU + 0x8004c)
627 #define NETXEN_NIU_XG1_REMOTE_ERROR_CNT (NETXEN_CRB_NIU + 0x80050)
628 #define NETXEN_NIU_XG1_CONTROL_CHAR_CNT (NETXEN_CRB_NIU + 0x80054)
629 #define NETXEN_NIU_XG1_PAUSE_FRAME_CNT (NETXEN_CRB_NIU + 0x80058)
632 #define NETXEN_NIU_AP_MAC_CONFIG_0(I) (NETXEN_CRB_NIU+0xa0000+(I)*0x10000)
633 #define NETXEN_NIU_AP_MAC_CONFIG_1(I) (NETXEN_CRB_NIU+0xa0004+(I)*0x10000)
634 #define NETXEN_NIU_AP_MAC_IPG_IFG(I) (NETXEN_CRB_NIU+0xa0008+(I)*0x10000)
635 #define NETXEN_NIU_AP_HALF_DUPLEX_CTRL(I) (NETXEN_CRB_NIU+0xa000c+(I)*0x10000)
636 #define NETXEN_NIU_AP_MAX_FRAME_SIZE(I) (NETXEN_CRB_NIU+0xa0010+(I)*0x10000)
637 #define NETXEN_NIU_AP_TEST_REG(I) (NETXEN_CRB_NIU+0xa001c+(I)*0x10000)
638 #define NETXEN_NIU_AP_MII_MGMT_CONFIG(I) (NETXEN_CRB_NIU+0xa0020+(I)*0x10000)
639 #define NETXEN_NIU_AP_MII_MGMT_COMMAND(I) (NETXEN_CRB_NIU+0xa0024+(I)*0x10000)
640 #define NETXEN_NIU_AP_MII_MGMT_ADDR(I) (NETXEN_CRB_NIU+0xa0028+(I)*0x10000)
641 #define NETXEN_NIU_AP_MII_MGMT_CTRL(I) (NETXEN_CRB_NIU+0xa002c+(I)*0x10000)
642 #define NETXEN_NIU_AP_MII_MGMT_STATUS(I) (NETXEN_CRB_NIU+0xa0030+(I)*0x10000)
643 #define NETXEN_NIU_AP_MII_MGMT_INDICATE(I) (NETXEN_CRB_NIU+0xa0034+(I)*0x10000)
644 #define NETXEN_NIU_AP_INTERFACE_CTRL(I) (NETXEN_CRB_NIU+0xa0038+(I)*0x10000)
645 #define NETXEN_NIU_AP_INTERFACE_STATUS(I) (NETXEN_CRB_NIU+0xa003c+(I)*0x10000)
646 #define NETXEN_NIU_AP_STATION_ADDR_0(I) (NETXEN_CRB_NIU+0xa0040+(I)*0x10000)
647 #define NETXEN_NIU_AP_STATION_ADDR_1(I) (NETXEN_CRB_NIU+0xa0044+(I)*0x10000)
650 #define TEST_AGT_CTRL (0x00)
660 #define MIU_TEST_AGT_BASE (0x90)
662 #define MIU_TEST_AGT_ADDR_LO (0x04)
663 #define MIU_TEST_AGT_ADDR_HI (0x08)
664 #define MIU_TEST_AGT_WRDATA_LO (0x10)
665 #define MIU_TEST_AGT_WRDATA_HI (0x14)
666 #define MIU_TEST_AGT_RDDATA_LO (0x18)
667 #define MIU_TEST_AGT_RDDATA_HI (0x1c)
669 #define MIU_TEST_AGT_ADDR_MASK 0xfffffff8
670 #define MIU_TEST_AGT_UPPER_ADDR(off) (0)
675 #define SIU_TEST_AGT_BASE (0x60)
677 #define SIU_TEST_AGT_ADDR_LO (0x04)
678 #define SIU_TEST_AGT_ADDR_HI (0x18)
679 #define SIU_TEST_AGT_WRDATA_LO (0x08)
680 #define SIU_TEST_AGT_WRDATA_HI (0x0c)
681 #define SIU_TEST_AGT_WRDATA(i) (0x08+(4*(i)))
682 #define SIU_TEST_AGT_RDDATA_LO (0x10)
683 #define SIU_TEST_AGT_RDDATA_HI (0x14)
684 #define SIU_TEST_AGT_RDDATA(i) (0x10+(4*(i)))
686 #define SIU_TEST_AGT_ADDR_MASK 0x3ffff8
690 #define XG_LINK_UP 0x10
691 #define XG_LINK_DOWN 0x20
693 #define XG_LINK_UP_P3 0x01
694 #define XG_LINK_DOWN_P3 0x02
695 #define XG_LINK_STATE_P3_MASK 0xf
700 #define P3_LINK_SPEED_MASK 0xff
704 (((reg) >> (8 * ((pcifn) & 0x3))) & P3_LINK_SPEED_MASK)
706 #define NETXEN_CAM_RAM_BASE (NETXEN_CRB_CAM + 0x02000)
708 #define NETXEN_FW_VERSION_MAJOR (NETXEN_CAM_RAM(0x150))
709 #define NETXEN_FW_VERSION_MINOR (NETXEN_CAM_RAM(0x154))
710 #define NETXEN_FW_VERSION_SUB (NETXEN_CAM_RAM(0x158))
711 #define NETXEN_ROM_LOCK_ID (NETXEN_CAM_RAM(0x100))
712 #define NETXEN_PHY_LOCK_ID (NETXEN_CAM_RAM(0x120))
713 #define NETXEN_CRB_WIN_LOCK_ID (NETXEN_CAM_RAM(0x124))
715 #define NIC_CRB_BASE (NETXEN_CAM_RAM(0x200))
716 #define NIC_CRB_BASE_2 (NETXEN_CAM_RAM(0x700))
719 #define NETXEN_INTR_MODE_REG NETXEN_NIC_REG(0x44)
720 #define NETXEN_MSI_MODE 0x1
721 #define NETXEN_INTX_MODE 0x2
723 #define NX_CDRP_CRB_OFFSET (NETXEN_NIC_REG(0x18))
724 #define NX_ARG1_CRB_OFFSET (NETXEN_NIC_REG(0x1c))
725 #define NX_ARG2_CRB_OFFSET (NETXEN_NIC_REG(0x20))
726 #define NX_ARG3_CRB_OFFSET (NETXEN_NIC_REG(0x24))
727 #define NX_SIGN_CRB_OFFSET (NETXEN_NIC_REG(0x28))
729 #define CRB_HOST_DUMMY_BUF_ADDR_HI (NETXEN_NIC_REG(0x3c))
730 #define CRB_HOST_DUMMY_BUF_ADDR_LO (NETXEN_NIC_REG(0x40))
732 #define CRB_CMDPEG_STATE (NETXEN_NIC_REG(0x50))
733 #define CRB_RCVPEG_STATE (NETXEN_NIC_REG(0x13c))
735 #define CRB_XG_STATE (NETXEN_NIC_REG(0x94))
736 #define CRB_XG_STATE_P3 (NETXEN_NIC_REG(0x98))
737 #define CRB_PF_LINK_SPEED_1 (NETXEN_NIC_REG(0xe8))
738 #define CRB_PF_LINK_SPEED_2 (NETXEN_NIC_REG(0xec))
740 #define CRB_MPORT_MODE (NETXEN_NIC_REG(0xc4))
741 #define CRB_DMA_SHIFT (NETXEN_NIC_REG(0xcc))
742 #define CRB_INT_VECTOR (NETXEN_NIC_REG(0xd4))
744 #define CRB_CMD_PRODUCER_OFFSET (NETXEN_NIC_REG(0x08))
745 #define CRB_CMD_CONSUMER_OFFSET (NETXEN_NIC_REG(0x0c))
746 #define CRB_CMD_PRODUCER_OFFSET_1 (NETXEN_NIC_REG(0x1ac))
747 #define CRB_CMD_CONSUMER_OFFSET_1 (NETXEN_NIC_REG(0x1b0))
748 #define CRB_CMD_PRODUCER_OFFSET_2 (NETXEN_NIC_REG(0x1b8))
749 #define CRB_CMD_CONSUMER_OFFSET_2 (NETXEN_NIC_REG(0x1bc))
750 #define CRB_CMD_PRODUCER_OFFSET_3 (NETXEN_NIC_REG(0x1d0))
751 #define CRB_CMD_CONSUMER_OFFSET_3 (NETXEN_NIC_REG(0x1d4))
752 #define CRB_TEMP_STATE (NETXEN_NIC_REG(0x1b4))
754 #define CRB_V2P_0 (NETXEN_NIC_REG(0x290))
756 #define CRB_DRIVER_VERSION (NETXEN_NIC_REG(0x2a0))
758 #define CRB_SW_INT_MASK_0 (NETXEN_NIC_REG(0x1d8))
759 #define CRB_SW_INT_MASK_1 (NETXEN_NIC_REG(0x1e0))
760 #define CRB_SW_INT_MASK_2 (NETXEN_NIC_REG(0x1e4))
761 #define CRB_SW_INT_MASK_3 (NETXEN_NIC_REG(0x1e8))
763 #define CRB_FW_CAPABILITIES_1 (NETXEN_CAM_RAM(0x128))
764 #define CRB_FW_CAPABILITIES_2 (NETXEN_CAM_RAM(0x12c))
765 #define CRB_MAC_BLOCK_START (NETXEN_CAM_RAM(0x1c0))
771 #define CRB_NIC_CAPABILITIES_HOST NETXEN_NIC_REG(0x1a8)
772 #define CRB_NIC_MSI_MODE_HOST NETXEN_NIC_REG(0x270)
774 #define INTR_SCHEME_PERPORT 0x1
775 #define MSI_MODE_MULTIFUNC 0x1
778 #define CRB_SCRATCHPAD_TEST NETXEN_NIC_REG(0x280)
789 #define nx_get_temp_state(x) ((x) & 0xffff)
796 NX_TEMP_NORMAL = 0x1, /* Normal operating range */
802 #define PHY_LOCK_DRIVER 0x44524956
805 #define PCIX_PS_OP_ADDR_LO (0x10000)
807 #define PCIX_PS_OP_ADDR_HI (0x10004)
809 #define PCIX_INT_VECTOR (0x10100)
810 #define PCIX_INT_MASK (0x10104)
812 #define PCIX_CRB_WINDOW (0x10210)
813 #define PCIX_CRB_WINDOW_F0 (0x10210)
814 #define PCIX_CRB_WINDOW_F1 (0x10230)
815 #define PCIX_CRB_WINDOW_F2 (0x10250)
816 #define PCIX_CRB_WINDOW_F3 (0x10270)
817 #define PCIX_CRB_WINDOW_F4 (0x102ac)
818 #define PCIX_CRB_WINDOW_F5 (0x102bc)
819 #define PCIX_CRB_WINDOW_F6 (0x102cc)
820 #define PCIX_CRB_WINDOW_F7 (0x102dc)
822 (PCIX_CRB_WINDOW_F0 + (0x20 * (func))) :\
823 (PCIX_CRB_WINDOW_F4 + (0x10 * ((func)-4))))
825 #define PCIX_MN_WINDOW (0x10200)
826 #define PCIX_MN_WINDOW_F0 (0x10200)
827 #define PCIX_MN_WINDOW_F1 (0x10220)
828 #define PCIX_MN_WINDOW_F2 (0x10240)
829 #define PCIX_MN_WINDOW_F3 (0x10260)
830 #define PCIX_MN_WINDOW_F4 (0x102a0)
831 #define PCIX_MN_WINDOW_F5 (0x102b0)
832 #define PCIX_MN_WINDOW_F6 (0x102c0)
833 #define PCIX_MN_WINDOW_F7 (0x102d0)
835 (PCIX_MN_WINDOW_F0 + (0x20 * (func))) :\
836 (PCIX_MN_WINDOW_F4 + (0x10 * ((func)-4))))
838 #define PCIX_SN_WINDOW (0x10208)
839 #define PCIX_SN_WINDOW_F0 (0x10208)
840 #define PCIX_SN_WINDOW_F1 (0x10228)
841 #define PCIX_SN_WINDOW_F2 (0x10248)
842 #define PCIX_SN_WINDOW_F3 (0x10268)
843 #define PCIX_SN_WINDOW_F4 (0x102a8)
844 #define PCIX_SN_WINDOW_F5 (0x102b8)
845 #define PCIX_SN_WINDOW_F6 (0x102c8)
846 #define PCIX_SN_WINDOW_F7 (0x102d8)
848 (PCIX_SN_WINDOW_F0 + (0x20 * (func))) :\
849 (PCIX_SN_WINDOW_F4 + (0x10 * ((func)-4))))
851 #define PCIX_OCM_WINDOW (0x10800)
852 #define PCIX_OCM_WINDOW_REG(func) (PCIX_OCM_WINDOW + 0x20 * (func))
854 #define PCIX_TARGET_STATUS (0x10118)
855 #define PCIX_TARGET_STATUS_F1 (0x10160)
856 #define PCIX_TARGET_STATUS_F2 (0x10164)
857 #define PCIX_TARGET_STATUS_F3 (0x10168)
858 #define PCIX_TARGET_STATUS_F4 (0x10360)
859 #define PCIX_TARGET_STATUS_F5 (0x10364)
860 #define PCIX_TARGET_STATUS_F6 (0x10368)
861 #define PCIX_TARGET_STATUS_F7 (0x1036c)
863 #define PCIX_TARGET_MASK (0x10128)
864 #define PCIX_TARGET_MASK_F1 (0x10170)
865 #define PCIX_TARGET_MASK_F2 (0x10174)
866 #define PCIX_TARGET_MASK_F3 (0x10178)
867 #define PCIX_TARGET_MASK_F4 (0x10370)
868 #define PCIX_TARGET_MASK_F5 (0x10374)
869 #define PCIX_TARGET_MASK_F6 (0x10378)
870 #define PCIX_TARGET_MASK_F7 (0x1037c)
872 #define PCIX_MSI_F0 (0x13000)
873 #define PCIX_MSI_F1 (0x13004)
874 #define PCIX_MSI_F2 (0x13008)
875 #define PCIX_MSI_F3 (0x1300c)
876 #define PCIX_MSI_F4 (0x13010)
877 #define PCIX_MSI_F5 (0x13014)
878 #define PCIX_MSI_F6 (0x13018)
879 #define PCIX_MSI_F7 (0x1301c)
880 #define PCIX_MSI_F(i) (0x13000+((i)*4))
882 #define PCIX_PS_MEM_SPACE (0x90000)
889 #define PCIE_MAX_DMA_XFER_SIZE (0x1404c)
891 #define PCIE_DCR 0x00d8
893 #define PCIE_SEM0_LOCK (0x1c000)
894 #define PCIE_SEM0_UNLOCK (0x1c004)
895 #define PCIE_SEM1_LOCK (0x1c008)
896 #define PCIE_SEM1_UNLOCK (0x1c00c)
897 #define PCIE_SEM2_LOCK (0x1c010) /* Flash lock */
898 #define PCIE_SEM2_UNLOCK (0x1c014) /* Flash unlock */
899 #define PCIE_SEM3_LOCK (0x1c018) /* Phy lock */
900 #define PCIE_SEM3_UNLOCK (0x1c01c) /* Phy unlock */
901 #define PCIE_SEM4_LOCK (0x1c020)
902 #define PCIE_SEM4_UNLOCK (0x1c024)
903 #define PCIE_SEM5_LOCK (0x1c028) /* API lock */
904 #define PCIE_SEM5_UNLOCK (0x1c02c) /* API unlock */
905 #define PCIE_SEM6_LOCK (0x1c030) /* sw lock */
906 #define PCIE_SEM6_UNLOCK (0x1c034) /* sw unlock */
907 #define PCIE_SEM7_LOCK (0x1c038) /* crb win lock */
908 #define PCIE_SEM7_UNLOCK (0x1c03c) /* crbwin unlock*/
912 #define PCIE_SETUP_FUNCTION (0x12040)
913 #define PCIE_SETUP_FUNCTION2 (0x12048)
914 #define PCIE_MISCCFG_RC (0x1206c)
915 #define PCIE_TGT_SPLIT_CHICKEN (0x12080)
916 #define PCIE_CHICKEN3 (0x120c8)
919 #define PCIE_MAX_MASTER_SPLIT (0x14048)
921 #define NETXEN_PORT_MODE_NONE 0
928 #define NETXEN_PORT_MODE_ADDR (NETXEN_CAM_RAM(0x24))
929 #define NETXEN_WOL_PORT_MODE (NETXEN_CAM_RAM(0x198))
931 #define NETXEN_WOL_CONFIG_NV (NETXEN_CAM_RAM(0x184))
932 #define NETXEN_WOL_CONFIG (NETXEN_CAM_RAM(0x188))
934 #define NX_PEG_TUNE_MN_PRESENT 0x1
935 #define NX_PEG_TUNE_CAPABILITY (NETXEN_CAM_RAM(0x02c))
937 #define NETXEN_DMA_WATCHDOG_CTRL (NETXEN_CAM_RAM(0x14))
938 #define NETXEN_PEG_ALIVE_COUNTER (NETXEN_CAM_RAM(0xb0))
939 #define NETXEN_PEG_HALT_STATUS1 (NETXEN_CAM_RAM(0xa8))
940 #define NETXEN_PEG_HALT_STATUS2 (NETXEN_CAM_RAM(0xac))
941 #define NX_CRB_DEV_REF_COUNT (NETXEN_CAM_RAM(0x138))
942 #define NX_CRB_DEV_STATE (NETXEN_CAM_RAM(0x140))
943 #define NETXEN_ULA_KEY (NETXEN_CAM_RAM(0x178))
946 #define NETXEN_DIMM_CAPABILITY (NETXEN_CAM_RAM(0x258))
947 #define NETXEN_DIMM_PRESENT 0x1
948 #define NETXEN_DIMM_MEMTYPE_DDR2_SDRAM 0x2
949 #define NETXEN_DIMM_SIZE 0x4
950 #define NETXEN_DIMM_MEMTYPE(VAL) ((VAL >> 3) & 0xf)
951 #define NETXEN_DIMM_NUMROWS(VAL) ((VAL >> 7) & 0xf)
952 #define NETXEN_DIMM_NUMCOLS(VAL) ((VAL >> 11) & 0xf)
953 #define NETXEN_DIMM_NUMRANKS(VAL) ((VAL >> 15) & 0x3)
954 #define NETXEN_DIMM_DATAWIDTH(VAL) ((VAL >> 18) & 0x3)
955 #define NETXEN_DIMM_NUMBANKS(VAL) ((VAL >> 21) & 0xf)
956 #define NETXEN_DIMM_TYPE(VAL) ((VAL >> 25) & 0x3f)
957 #define NETXEN_DIMM_VALID_FLAG 0x80000000
959 #define NETXEN_DIMM_MEM_DDR2_SDRAM 0x8
963 #define NETXEN_DIMM_TYPE_RDIMM 0x1
964 #define NETXEN_DIMM_TYPE_UDIMM 0x2
965 #define NETXEN_DIMM_TYPE_SO_DIMM 0x4
966 #define NETXEN_DIMM_TYPE_Micro_DIMM 0x8
967 #define NETXEN_DIMM_TYPE_Mini_RDIMM 0x10
968 #define NETXEN_DIMM_TYPE_Mini_UDIMM 0x20
979 #define NX_RCODE_DRIVER_INFO 0x20000000
980 #define NX_RCODE_DRIVER_CAN_RELOAD 0x40000000
981 #define NX_RCODE_FATAL_ERROR 0x80000000
982 #define NX_FWERROR_PEGNUM(code) ((code) & 0xff)
983 #define NX_FWERROR_CODE(code) ((code >> 8) & 0xfffff)
984 #define NX_FWERROR_PEGSTAT1(code) ((code >> 8) & 0x1fffff)
991 #define ISR_LEGACY_INT_TRIGGERED(VAL) (((VAL) & 0x300) == 0x200)
996 #define PCIX_INT_VECTOR_BIT_F0 0x0080
997 #define PCIX_INT_VECTOR_BIT_F1 0x0100
998 #define PCIX_INT_VECTOR_BIT_F2 0x0200
999 #define PCIX_INT_VECTOR_BIT_F3 0x0400
1000 #define PCIX_INT_VECTOR_BIT_F4 0x0800
1001 #define PCIX_INT_VECTOR_BIT_F5 0x1000
1002 #define PCIX_INT_VECTOR_BIT_F6 0x2000
1003 #define PCIX_INT_VECTOR_BIT_F7 0x4000
1018 .pci_int_reg = ISR_MSI_INT_TRIGGER(0) }, \