128 static inline void ipu_di_write(struct ipu_di *di, u32 value, unsigned offset)  in ipu_di_write()  function
140 	ipu_di_write(di, reg, DI_DW_GEN(wave_gen));  in ipu_di_data_wave_config()
151 	ipu_di_write(di, reg, DI_DW_GEN(wave_gen));  in ipu_di_data_pin_config()
153 	ipu_di_write(di, (down << 16) | up, DI_DW_SET(wave_gen, set));  in ipu_di_data_pin_config()
179 		ipu_di_write(di, reg, DI_SW_GEN0(wave_gen));  in ipu_di_sync_config()
193 		ipu_di_write(di, reg, DI_SW_GEN1(wave_gen));  in ipu_di_sync_config()
198 		ipu_di_write(di, reg, DI_STP_REP(wave_gen));  in ipu_di_sync_config()
262 	ipu_di_write(di, v_total / 2 - 1, DI_SCR_CONF);  in ipu_di_sync_config_interlaced()
382 	ipu_di_write(di, v_total - 1, DI_SCR_CONF);  in ipu_di_sync_config_noninterlaced()
478 	ipu_di_write(di, clkgen0, DI_BS_CLKGEN0);  in ipu_di_config_clock()
486 	ipu_di_write(di, (clkgen0 >> 4) << 16, DI_BS_CLKGEN1);  in ipu_di_config_clock()
492 	ipu_di_write(di, val, DI_GENERAL);  in ipu_di_config_clock()
584 	ipu_di_write(di, (div << 16), DI_BS_CLKGEN1);  in ipu_di_init_sync_panel()
620 	ipu_di_write(di, di_gen, DI_GENERAL);  in ipu_di_init_sync_panel()
622 	ipu_di_write(di, (--vsync_cnt << DI_VSYNC_SEL_OFFSET) | 0x00000002,  in ipu_di_init_sync_panel()
633 	ipu_di_write(di, reg, DI_POL);  in ipu_di_init_sync_panel()
737 	ipu_di_write(di, 0x10, DI_BS_CLKGEN0);  in ipu_di_init()