Lines Matching refs:clkr
114 .clkr = {
138 .clkr.hw.init = &(const struct clk_init_data) {
141 &gcc_gpll0.clkr.hw,
151 .clkr = {
166 .clkr = {
181 .clkr = {
196 .clkr = {
211 .clkr = {
234 { .hw = &gcc_gpll0.clkr.hw },
235 { .hw = &gcc_gpll0_out_even.clkr.hw },
257 { .hw = &gcc_gpll0.clkr.hw },
259 { .hw = &gcc_gpll0_out_even.clkr.hw },
279 { .hw = &gcc_gpll7.clkr.hw },
280 { .hw = &gcc_gpll4.clkr.hw },
281 { .hw = &gcc_gpll0_out_even.clkr.hw },
293 { .hw = &gcc_gpll0.clkr.hw },
294 { .hw = &gcc_gpll8.clkr.hw },
295 { .hw = &gcc_gpll0_out_even.clkr.hw },
306 { .hw = &gcc_gpll0.clkr.hw },
307 { .hw = &gcc_gpll7.clkr.hw },
318 { .hw = &gcc_gpll0.clkr.hw },
319 { .hw = &gcc_gpll2.clkr.hw },
331 { .hw = &gcc_gpll7.clkr.hw },
333 { .hw = &gcc_gpll0_out_even.clkr.hw },
345 { .hw = &gcc_gpll7.clkr.hw },
347 { .hw = &gcc_gpll0_out_even.clkr.hw },
360 { .hw = &gcc_gpll0.clkr.hw },
361 { .hw = &gcc_gpll9.clkr.hw },
362 { .hw = &gcc_gpll4.clkr.hw },
363 { .hw = &gcc_gpll0_out_even.clkr.hw },
451 .clkr = {
466 .clkr = {
503 { .hw = &gcc_usb3_prim_phy_pipe_clk_src.clkr.hw },
515 { .hw = &gcc_usb3_sec_phy_pipe_clk_src.clkr.hw },
547 { .hw = &gcc_usb4_1_phy_pcie_pipe_clk_src.clkr.hw },
555 .clkr = {
571 { .hw = &gcc_usb4_1_phy_pcie_pipegmux_clk_src.clkr.hw },
632 { .hw = &gcc_usb4_phy_pcie_pipe_clk_src.clkr.hw },
640 .clkr = {
656 { .hw = &gcc_usb4_phy_pcie_pipegmux_clk_src.clkr.hw },
692 .clkr = {
706 .clkr = {
720 .clkr = {
734 .clkr = {
748 .clkr = {
765 .clkr = {
780 .clkr = {
795 .clkr = {
810 .clkr = {
825 .clkr = {
840 .clkr = {
855 .clkr = {
870 .clkr = {
885 .clkr = {
900 .clkr = {
915 .clkr = {
930 .clkr = {
945 .clkr = {
960 .clkr = {
975 .clkr = {
990 .clkr = {
1005 .clkr = {
1020 .clkr = {
1035 .clkr = {
1050 .clkr = {
1065 .clkr = {
1080 .clkr = {
1103 .clkr.hw.init = &(const struct clk_init_data) {
1124 .clkr.hw.init = &(const struct clk_init_data) {
1138 .clkr.hw.init = &(const struct clk_init_data) {
1152 .clkr.hw.init = &(const struct clk_init_data) {
1173 .clkr.hw.init = &(const struct clk_init_data) {
1187 .clkr.hw.init = &(const struct clk_init_data) {
1201 .clkr.hw.init = &(const struct clk_init_data) {
1215 .clkr.hw.init = &(const struct clk_init_data) {
1229 .clkr.hw.init = &(const struct clk_init_data) {
1249 .clkr.hw.init = &(const struct clk_init_data) {
1268 .clkr.hw.init = &(const struct clk_init_data) {
1287 .clkr.hw.init = &(const struct clk_init_data) {
1301 .clkr.hw.init = &(const struct clk_init_data) {
1315 .clkr.hw.init = &(const struct clk_init_data) {
1329 .clkr.hw.init = &(const struct clk_init_data) {
1343 .clkr.hw.init = &(const struct clk_init_data) {
1357 .clkr.hw.init = &(const struct clk_init_data) {
1371 .clkr.hw.init = &(const struct clk_init_data) {
1385 .clkr.hw.init = &(const struct clk_init_data) {
1399 .clkr.hw.init = &(const struct clk_init_data) {
1413 .clkr.hw.init = &(const struct clk_init_data) {
1427 .clkr.hw.init = &(const struct clk_init_data) {
1441 .clkr.hw.init = &(const struct clk_init_data) {
1455 .clkr.hw.init = &(const struct clk_init_data) {
1474 .clkr.hw.init = &(const struct clk_init_data) {
1511 .clkr.hw.init = &gcc_qupv3_wrap0_s0_clk_src_init,
1528 .clkr.hw.init = &gcc_qupv3_wrap0_s1_clk_src_init,
1545 .clkr.hw.init = &gcc_qupv3_wrap0_s2_clk_src_init,
1562 .clkr.hw.init = &gcc_qupv3_wrap0_s3_clk_src_init,
1579 .clkr.hw.init = &gcc_qupv3_wrap0_s4_clk_src_init,
1596 .clkr.hw.init = &gcc_qupv3_wrap0_s5_clk_src_init,
1628 .clkr.hw.init = &gcc_qupv3_wrap0_s6_clk_src_init,
1645 .clkr.hw.init = &gcc_qupv3_wrap0_s7_clk_src_init,
1662 .clkr.hw.init = &gcc_qupv3_wrap1_s0_clk_src_init,
1679 .clkr.hw.init = &gcc_qupv3_wrap1_s1_clk_src_init,
1696 .clkr.hw.init = &gcc_qupv3_wrap1_s2_clk_src_init,
1713 .clkr.hw.init = &gcc_qupv3_wrap1_s3_clk_src_init,
1730 .clkr.hw.init = &gcc_qupv3_wrap1_s4_clk_src_init,
1747 .clkr.hw.init = &gcc_qupv3_wrap1_s5_clk_src_init,
1764 .clkr.hw.init = &gcc_qupv3_wrap1_s6_clk_src_init,
1781 .clkr.hw.init = &gcc_qupv3_wrap1_s7_clk_src_init,
1798 .clkr.hw.init = &gcc_qupv3_wrap2_s0_clk_src_init,
1815 .clkr.hw.init = &gcc_qupv3_wrap2_s1_clk_src_init,
1832 .clkr.hw.init = &gcc_qupv3_wrap2_s2_clk_src_init,
1849 .clkr.hw.init = &gcc_qupv3_wrap2_s3_clk_src_init,
1866 .clkr.hw.init = &gcc_qupv3_wrap2_s4_clk_src_init,
1883 .clkr.hw.init = &gcc_qupv3_wrap2_s5_clk_src_init,
1900 .clkr.hw.init = &gcc_qupv3_wrap2_s6_clk_src_init,
1917 .clkr.hw.init = &gcc_qupv3_wrap2_s7_clk_src_init,
1935 .clkr.hw.init = &(const struct clk_init_data) {
1956 .clkr.hw.init = &(const struct clk_init_data) {
1978 .clkr.hw.init = &(const struct clk_init_data) {
1999 .clkr.hw.init = &(const struct clk_init_data) {
2013 .clkr.hw.init = &(const struct clk_init_data) {
2027 .clkr.hw.init = &(const struct clk_init_data) {
2041 .clkr.hw.init = &(const struct clk_init_data) {
2055 .clkr.hw.init = &(const struct clk_init_data) {
2069 .clkr.hw.init = &(const struct clk_init_data) {
2083 .clkr.hw.init = &(const struct clk_init_data) {
2105 .clkr.hw.init = &(const struct clk_init_data) {
2119 .clkr.hw.init = &(const struct clk_init_data) {
2133 .clkr.hw.init = &(const struct clk_init_data) {
2147 .clkr.hw.init = &(const struct clk_init_data) {
2161 .clkr.hw.init = &(const struct clk_init_data) {
2175 .clkr.hw.init = &(const struct clk_init_data) {
2189 .clkr.hw.init = &(const struct clk_init_data) {
2203 .clkr.hw.init = &(const struct clk_init_data) {
2217 .clkr.hw.init = &(const struct clk_init_data) {
2238 .clkr.hw.init = &(const struct clk_init_data) {
2259 .clkr.hw.init = &(const struct clk_init_data) {
2273 .clkr.hw.init = &(const struct clk_init_data) {
2293 .clkr.hw.init = &(const struct clk_init_data) {
2307 .clkr.hw.init = &(const struct clk_init_data) {
2321 .clkr.hw.init = &(const struct clk_init_data) {
2335 .clkr.hw.init = &(const struct clk_init_data) {
2349 .clkr.hw.init = &(const struct clk_init_data) {
2361 .clkr.hw.init = &(const struct clk_init_data) {
2364 &gcc_pcie_2a_pipe_clk_src.clkr.hw,
2376 .clkr.hw.init = &(const struct clk_init_data) {
2379 &gcc_pcie_2b_pipe_clk_src.clkr.hw,
2391 .clkr.hw.init = &(const struct clk_init_data) {
2394 &gcc_pcie_3a_pipe_clk_src.clkr.hw,
2406 .clkr.hw.init = &(const struct clk_init_data) {
2409 &gcc_pcie_3b_pipe_clk_src.clkr.hw,
2421 .clkr.hw.init = &(const struct clk_init_data) {
2424 &gcc_pcie_4_pipe_clk_src.clkr.hw,
2436 .clkr.hw.init = &(const struct clk_init_data) {
2439 &gcc_qupv3_wrap0_s4_clk_src.clkr.hw,
2451 .clkr.hw.init = &(const struct clk_init_data) {
2454 &gcc_qupv3_wrap1_s4_clk_src.clkr.hw,
2466 .clkr.hw.init = &(const struct clk_init_data) {
2469 &gcc_qupv3_wrap2_s4_clk_src.clkr.hw,
2481 .clkr.hw.init = &(const struct clk_init_data) {
2484 &gcc_usb30_mp_mock_utmi_clk_src.clkr.hw,
2496 .clkr.hw.init = &(const struct clk_init_data) {
2499 &gcc_usb30_prim_mock_utmi_clk_src.clkr.hw,
2511 .clkr.hw.init = &(const struct clk_init_data) {
2514 &gcc_usb30_sec_mock_utmi_clk_src.clkr.hw,
2527 .clkr = {
2542 .clkr = {
2557 .clkr = {
2572 .clkr = {
2587 .clkr = {
2593 &gcc_ufs_card_axi_clk_src.clkr.hw,
2607 .clkr = {
2613 &gcc_ufs_card_axi_clk_src.clkr.hw,
2627 .clkr = {
2633 &gcc_ufs_phy_axi_clk_src.clkr.hw,
2647 .clkr = {
2653 &gcc_ufs_phy_axi_clk_src.clkr.hw,
2667 .clkr = {
2673 &gcc_usb30_mp_master_clk_src.clkr.hw,
2687 .clkr = {
2693 &gcc_usb30_prim_master_clk_src.clkr.hw,
2707 .clkr = {
2713 &gcc_usb30_sec_master_clk_src.clkr.hw,
2727 .clkr = {
2733 &gcc_usb4_1_master_clk_src.clkr.hw,
2747 .clkr = {
2753 &gcc_usb4_master_clk_src.clkr.hw,
2767 .clkr = {
2782 .clkr = {
2797 .clkr = {
2812 .clkr = {
2827 .clkr = {
2842 .clkr = {
2857 .clkr = {
2872 .clkr = {
2887 .clkr = {
2902 .clkr = {
2915 .clkr = {
2930 .clkr = {
2936 &gcc_usb30_mp_master_clk_src.clkr.hw,
2950 .clkr = {
2956 &gcc_usb30_prim_master_clk_src.clkr.hw,
2970 .clkr = {
2976 &gcc_usb30_sec_master_clk_src.clkr.hw,
2988 .clkr = {
3001 .clkr = {
3016 .clkr = {
3031 .clkr = {
3046 .clkr = {
3061 .clkr = {
3076 .clkr = {
3091 .clkr = {
3106 .clkr = {
3121 .clkr = {
3136 .clkr = {
3151 .clkr = {
3166 .clkr = {
3181 .clkr = {
3194 .clkr = {
3200 &gcc_emac0_ptp_clk_src.clkr.hw,
3212 .clkr = {
3218 &gcc_emac0_rgmii_clk_src.clkr.hw,
3232 .clkr = {
3247 .clkr = {
3260 .clkr = {
3266 &gcc_emac1_ptp_clk_src.clkr.hw,
3278 .clkr = {
3284 &gcc_emac1_rgmii_clk_src.clkr.hw,
3298 .clkr = {
3311 .clkr = {
3317 &gcc_gp1_clk_src.clkr.hw,
3329 .clkr = {
3335 &gcc_gp2_clk_src.clkr.hw,
3347 .clkr = {
3353 &gcc_gp3_clk_src.clkr.hw,
3365 .clkr = {
3371 &gcc_gp4_clk_src.clkr.hw,
3383 .clkr = {
3389 &gcc_gp5_clk_src.clkr.hw,
3400 .clkr = {
3406 &gcc_gpll0.clkr.hw,
3417 .clkr = {
3423 &gcc_gpll0_out_even.clkr.hw,
3435 .clkr = {
3450 .clkr = {
3463 .clkr = {
3478 .clkr = {
3493 .clkr = {
3506 .clkr = {
3512 &gcc_pcie_0_phy_rchng_clk_src.clkr.hw,
3524 .clkr = {
3530 &gcc_pcie_1_phy_rchng_clk_src.clkr.hw,
3542 .clkr = {
3548 &gcc_pcie_2a_phy_rchng_clk_src.clkr.hw,
3560 .clkr = {
3566 &gcc_pcie_2b_phy_rchng_clk_src.clkr.hw,
3578 .clkr = {
3584 &gcc_pcie_3a_phy_rchng_clk_src.clkr.hw,
3596 .clkr = {
3602 &gcc_pcie_3b_phy_rchng_clk_src.clkr.hw,
3614 .clkr = {
3620 &gcc_pcie_4_phy_rchng_clk_src.clkr.hw,
3632 .clkr = {
3638 &gcc_pcie_0_aux_clk_src.clkr.hw,
3652 .clkr = {
3667 .clkr = {
3680 .clkr = {
3686 &gcc_usb4_phy_pcie_pipe_mux_clk_src.clkr.hw,
3700 .clkr = {
3713 .clkr = {
3726 .clkr = {
3732 &gcc_pcie_1_aux_clk_src.clkr.hw,
3746 .clkr = {
3761 .clkr = {
3774 .clkr = {
3780 &gcc_usb4_1_phy_pcie_pipe_mux_clk_src.clkr.hw,
3794 .clkr = {
3807 .clkr = {
3820 .clkr = {
3833 .clkr = {
3839 &gcc_pcie_2a_aux_clk_src.clkr.hw,
3853 .clkr = {
3868 .clkr = {
3881 .clkr = {
3887 &gcc_pcie_2a_pipe_clk_src.clkr.hw,
3899 .clkr = {
3905 &gcc_pcie_2a_pipe_div_clk_src.clkr.hw,
3919 .clkr = {
3932 .clkr = {
3945 .clkr = {
3951 &gcc_pcie_2b_aux_clk_src.clkr.hw,
3965 .clkr = {
3980 .clkr = {
3993 .clkr = {
3999 &gcc_pcie_2b_pipe_clk_src.clkr.hw,
4011 .clkr = {
4017 &gcc_pcie_2b_pipe_div_clk_src.clkr.hw,
4031 .clkr = {
4044 .clkr = {
4057 .clkr = {
4070 .clkr = {
4076 &gcc_pcie_3a_aux_clk_src.clkr.hw,
4090 .clkr = {
4105 .clkr = {
4118 .clkr = {
4124 &gcc_pcie_3a_pipe_clk_src.clkr.hw,
4136 .clkr = {
4142 &gcc_pcie_3a_pipe_div_clk_src.clkr.hw,
4156 .clkr = {
4169 .clkr = {
4182 .clkr = {
4188 &gcc_pcie_3b_aux_clk_src.clkr.hw,
4202 .clkr = {
4217 .clkr = {
4230 .clkr = {
4236 &gcc_pcie_3b_pipe_clk_src.clkr.hw,
4248 .clkr = {
4254 &gcc_pcie_3b_pipe_div_clk_src.clkr.hw,
4268 .clkr = {
4281 .clkr = {
4294 .clkr = {
4300 &gcc_pcie_4_aux_clk_src.clkr.hw,
4314 .clkr = {
4327 .clkr = {
4342 .clkr = {
4355 .clkr = {
4361 &gcc_pcie_4_pipe_clk_src.clkr.hw,
4373 .clkr = {
4379 &gcc_pcie_4_pipe_div_clk_src.clkr.hw,
4393 .clkr = {
4406 .clkr = {
4421 .clkr = {
4434 .clkr = {
4440 &gcc_pcie_rscc_xo_clk_src.clkr.hw,
4452 .clkr = {
4465 .clkr = {
4471 &gcc_pdm2_clk_src.clkr.hw,
4485 .clkr = {
4498 .clkr = {
4513 .clkr = {
4528 .clkr = {
4543 .clkr = {
4558 .clkr = {
4573 .clkr = {
4588 .clkr = {
4603 .clkr = {
4618 .clkr = {
4631 .clkr = {
4644 .clkr = {
4657 .clkr = {
4663 &gcc_qupv3_wrap0_s4_clk_src.clkr.hw,
4675 .clkr = {
4681 &gcc_qupv3_wrap0_s0_clk_src.clkr.hw,
4693 .clkr = {
4699 &gcc_qupv3_wrap0_s1_clk_src.clkr.hw,
4711 .clkr = {
4717 &gcc_qupv3_wrap0_s2_clk_src.clkr.hw,
4729 .clkr = {
4735 &gcc_qupv3_wrap0_s3_clk_src.clkr.hw,
4747 .clkr = {
4753 &gcc_qupv3_wrap0_s4_div_clk_src.clkr.hw,
4765 .clkr = {
4771 &gcc_qupv3_wrap0_s5_clk_src.clkr.hw,
4783 .clkr = {
4789 &gcc_qupv3_wrap0_s6_clk_src.clkr.hw,
4801 .clkr = {
4807 &gcc_qupv3_wrap0_s7_clk_src.clkr.hw,
4819 .clkr = {
4832 .clkr = {
4845 .clkr = {
4851 &gcc_qupv3_wrap1_s4_clk_src.clkr.hw,
4863 .clkr = {
4869 &gcc_qupv3_wrap1_s0_clk_src.clkr.hw,
4881 .clkr = {
4887 &gcc_qupv3_wrap1_s1_clk_src.clkr.hw,
4899 .clkr = {
4905 &gcc_qupv3_wrap1_s2_clk_src.clkr.hw,
4917 .clkr = {
4923 &gcc_qupv3_wrap1_s3_clk_src.clkr.hw,
4935 .clkr = {
4941 &gcc_qupv3_wrap1_s4_div_clk_src.clkr.hw,
4953 .clkr = {
4959 &gcc_qupv3_wrap1_s5_clk_src.clkr.hw,
4971 .clkr = {
4977 &gcc_qupv3_wrap1_s6_clk_src.clkr.hw,
4989 .clkr = {
4995 &gcc_qupv3_wrap1_s7_clk_src.clkr.hw,
5007 .clkr = {
5020 .clkr = {
5033 .clkr = {
5039 &gcc_qupv3_wrap2_s4_clk_src.clkr.hw,
5051 .clkr = {
5057 &gcc_qupv3_wrap2_s0_clk_src.clkr.hw,
5069 .clkr = {
5075 &gcc_qupv3_wrap2_s1_clk_src.clkr.hw,
5087 .clkr = {
5093 &gcc_qupv3_wrap2_s2_clk_src.clkr.hw,
5105 .clkr = {
5111 &gcc_qupv3_wrap2_s3_clk_src.clkr.hw,
5123 .clkr = {
5129 &gcc_qupv3_wrap2_s4_div_clk_src.clkr.hw,
5141 .clkr = {
5147 &gcc_qupv3_wrap2_s5_clk_src.clkr.hw,
5159 .clkr = {
5165 &gcc_qupv3_wrap2_s6_clk_src.clkr.hw,
5177 .clkr = {
5183 &gcc_qupv3_wrap2_s7_clk_src.clkr.hw,
5197 .clkr = {
5212 .clkr = {
5227 .clkr = {
5242 .clkr = {
5257 .clkr = {
5272 .clkr = {
5285 .clkr = {
5298 .clkr = {
5304 &gcc_sdcc2_apps_clk_src.clkr.hw,
5316 .clkr = {
5329 .clkr = {
5335 &gcc_sdcc4_apps_clk_src.clkr.hw,
5349 .clkr = {
5362 .clkr = {
5379 .clkr = {
5394 .clkr = {
5400 &gcc_ufs_card_axi_clk_src.clkr.hw,
5414 .clkr = {
5420 &gcc_ufs_card_axi_clk_src.clkr.hw,
5432 .clkr = {
5449 .clkr = {
5455 &gcc_ufs_card_ice_core_clk_src.clkr.hw,
5469 .clkr = {
5475 &gcc_ufs_card_ice_core_clk_src.clkr.hw,
5489 .clkr = {
5495 &gcc_ufs_card_phy_aux_clk_src.clkr.hw,
5509 .clkr = {
5515 &gcc_ufs_card_phy_aux_clk_src.clkr.hw,
5527 .clkr = {
5533 &gcc_ufs_card_rx_symbol_0_clk_src.clkr.hw,
5545 .clkr = {
5551 &gcc_ufs_card_rx_symbol_1_clk_src.clkr.hw,
5563 .clkr = {
5569 &gcc_ufs_card_tx_symbol_0_clk_src.clkr.hw,
5583 .clkr = {
5589 &gcc_ufs_card_unipro_core_clk_src.clkr.hw,
5603 .clkr = {
5609 &gcc_ufs_card_unipro_core_clk_src.clkr.hw,
5623 .clkr = {
5638 .clkr = {
5644 &gcc_ufs_phy_axi_clk_src.clkr.hw,
5658 .clkr = {
5664 &gcc_ufs_phy_axi_clk_src.clkr.hw,
5678 .clkr = {
5684 &gcc_ufs_phy_ice_core_clk_src.clkr.hw,
5698 .clkr = {
5704 &gcc_ufs_phy_ice_core_clk_src.clkr.hw,
5718 .clkr = {
5724 &gcc_ufs_phy_phy_aux_clk_src.clkr.hw,
5738 .clkr = {
5744 &gcc_ufs_phy_phy_aux_clk_src.clkr.hw,
5756 .clkr = {
5762 &gcc_ufs_phy_rx_symbol_0_clk_src.clkr.hw,
5774 .clkr = {
5780 &gcc_ufs_phy_rx_symbol_1_clk_src.clkr.hw,
5792 .clkr = {
5798 &gcc_ufs_phy_tx_symbol_0_clk_src.clkr.hw,
5812 .clkr = {
5818 &gcc_ufs_phy_unipro_core_clk_src.clkr.hw,
5832 .clkr = {
5838 &gcc_ufs_phy_unipro_core_clk_src.clkr.hw,
5850 .clkr = {
5865 .clkr = {
5878 .clkr = {
5891 .clkr = {
5904 .clkr = {
5917 .clkr = {
5923 &gcc_usb30_mp_master_clk_src.clkr.hw,
5935 .clkr = {
5941 &gcc_usb30_mp_mock_utmi_postdiv_clk_src.clkr.hw,
5953 .clkr = {
5966 .clkr = {
5972 &gcc_usb30_prim_master_clk_src.clkr.hw,
5984 .clkr = {
5990 &gcc_usb30_prim_mock_utmi_postdiv_clk_src.clkr.hw,
6002 .clkr = {
6015 .clkr = {
6021 &gcc_usb30_sec_master_clk_src.clkr.hw,
6033 .clkr = {
6039 &gcc_usb30_sec_mock_utmi_postdiv_clk_src.clkr.hw,
6051 .clkr = {
6064 .clkr = {
6077 .clkr = {
6090 .clkr = {
6096 &gcc_usb3_mp_phy_aux_clk_src.clkr.hw,
6108 .clkr = {
6114 &gcc_usb3_mp_phy_aux_clk_src.clkr.hw,
6126 .clkr = {
6132 &gcc_usb3_mp_phy_pipe_0_clk_src.clkr.hw,
6144 .clkr = {
6150 &gcc_usb3_mp_phy_pipe_1_clk_src.clkr.hw,
6162 .clkr = {
6168 &gcc_usb3_prim_phy_aux_clk_src.clkr.hw,
6180 .clkr = {
6186 &gcc_usb3_prim_phy_aux_clk_src.clkr.hw,
6200 .clkr = {
6206 &gcc_usb34_prim_phy_pipe_clk_src.clkr.hw,
6218 .clkr = {
6224 &gcc_usb3_sec_phy_aux_clk_src.clkr.hw,
6236 .clkr = {
6242 &gcc_usb3_sec_phy_aux_clk_src.clkr.hw,
6256 .clkr = {
6262 &gcc_usb34_sec_phy_pipe_clk_src.clkr.hw,
6276 .clkr = {
6289 .clkr = {
6295 &gcc_usb4_1_phy_dp_clk_src.clkr.hw,
6307 .clkr = {
6313 &gcc_usb4_1_master_clk_src.clkr.hw,
6325 .clkr = {
6331 &gcc_usb4_1_phy_p2rr2p_pipe_clk_src.clkr.hw,
6343 .clkr = {
6349 &gcc_usb4_1_phy_pcie_pipe_mux_clk_src.clkr.hw,
6361 .clkr = {
6367 &gcc_usb4_1_phy_rx0_clk_src.clkr.hw,
6379 .clkr = {
6385 &gcc_usb4_1_phy_rx1_clk_src.clkr.hw,
6399 .clkr = {
6405 &gcc_usb34_sec_phy_pipe_clk_src.clkr.hw,
6417 .clkr = {
6423 &gcc_usb4_1_sb_if_clk_src.clkr.hw,
6435 .clkr = {
6441 &gcc_usb4_1_phy_sys_clk_src.clkr.hw,
6455 .clkr = {
6461 &gcc_usb4_1_tmu_clk_src.clkr.hw,
6475 .clkr = {
6488 .clkr = {
6501 .clkr = {
6507 &gcc_usb4_phy_dp_clk_src.clkr.hw,
6519 .clkr = {
6532 .clkr = {
6538 &gcc_usb4_master_clk_src.clkr.hw,
6550 .clkr = {
6556 &gcc_usb4_phy_p2rr2p_pipe_clk_src.clkr.hw,
6568 .clkr = {
6574 &gcc_usb4_phy_pcie_pipe_mux_clk_src.clkr.hw,
6586 .clkr = {
6592 &gcc_usb4_phy_rx0_clk_src.clkr.hw,
6604 .clkr = {
6610 &gcc_usb4_phy_rx1_clk_src.clkr.hw,
6624 .clkr = {
6630 &gcc_usb34_prim_phy_pipe_clk_src.clkr.hw,
6642 .clkr = {
6648 &gcc_usb4_sb_if_clk_src.clkr.hw,
6660 .clkr = {
6666 &gcc_usb4_phy_sys_clk_src.clkr.hw,
6680 .clkr = {
6686 &gcc_usb4_tmu_clk_src.clkr.hw,
6700 .clkr = {
6715 .clkr = {
6730 .clkr = {
6745 .clkr = {
6877 [GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CLK] = &gcc_aggre_noc_pcie0_tunnel_axi_clk.clkr,
6878 [GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CLK] = &gcc_aggre_noc_pcie1_tunnel_axi_clk.clkr,
6879 [GCC_AGGRE_NOC_PCIE_4_AXI_CLK] = &gcc_aggre_noc_pcie_4_axi_clk.clkr,
6880 [GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CLK] = &gcc_aggre_noc_pcie_south_sf_axi_clk.clkr,
6881 [GCC_AGGRE_UFS_CARD_AXI_CLK] = &gcc_aggre_ufs_card_axi_clk.clkr,
6882 [GCC_AGGRE_UFS_CARD_AXI_HW_CTL_CLK] = &gcc_aggre_ufs_card_axi_hw_ctl_clk.clkr,
6883 [GCC_AGGRE_UFS_PHY_AXI_CLK] = &gcc_aggre_ufs_phy_axi_clk.clkr,
6884 [GCC_AGGRE_UFS_PHY_AXI_HW_CTL_CLK] = &gcc_aggre_ufs_phy_axi_hw_ctl_clk.clkr,
6885 [GCC_AGGRE_USB3_MP_AXI_CLK] = &gcc_aggre_usb3_mp_axi_clk.clkr,
6886 [GCC_AGGRE_USB3_PRIM_AXI_CLK] = &gcc_aggre_usb3_prim_axi_clk.clkr,
6887 [GCC_AGGRE_USB3_SEC_AXI_CLK] = &gcc_aggre_usb3_sec_axi_clk.clkr,
6888 [GCC_AGGRE_USB4_1_AXI_CLK] = &gcc_aggre_usb4_1_axi_clk.clkr,
6889 [GCC_AGGRE_USB4_AXI_CLK] = &gcc_aggre_usb4_axi_clk.clkr,
6890 [GCC_AGGRE_USB_NOC_AXI_CLK] = &gcc_aggre_usb_noc_axi_clk.clkr,
6891 [GCC_AGGRE_USB_NOC_NORTH_AXI_CLK] = &gcc_aggre_usb_noc_north_axi_clk.clkr,
6892 [GCC_AGGRE_USB_NOC_SOUTH_AXI_CLK] = &gcc_aggre_usb_noc_south_axi_clk.clkr,
6893 [GCC_AHB2PHY0_CLK] = &gcc_ahb2phy0_clk.clkr,
6894 [GCC_AHB2PHY2_CLK] = &gcc_ahb2phy2_clk.clkr,
6895 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
6896 [GCC_CAMERA_HF_AXI_CLK] = &gcc_camera_hf_axi_clk.clkr,
6897 [GCC_CAMERA_SF_AXI_CLK] = &gcc_camera_sf_axi_clk.clkr,
6898 [GCC_CAMERA_THROTTLE_NRT_AXI_CLK] = &gcc_camera_throttle_nrt_axi_clk.clkr,
6899 [GCC_CAMERA_THROTTLE_RT_AXI_CLK] = &gcc_camera_throttle_rt_axi_clk.clkr,
6900 [GCC_CAMERA_THROTTLE_XO_CLK] = &gcc_camera_throttle_xo_clk.clkr,
6901 [GCC_CFG_NOC_USB3_MP_AXI_CLK] = &gcc_cfg_noc_usb3_mp_axi_clk.clkr,
6902 [GCC_CFG_NOC_USB3_PRIM_AXI_CLK] = &gcc_cfg_noc_usb3_prim_axi_clk.clkr,
6903 [GCC_CFG_NOC_USB3_SEC_AXI_CLK] = &gcc_cfg_noc_usb3_sec_axi_clk.clkr,
6904 [GCC_CNOC_PCIE0_TUNNEL_CLK] = &gcc_cnoc_pcie0_tunnel_clk.clkr,
6905 [GCC_CNOC_PCIE1_TUNNEL_CLK] = &gcc_cnoc_pcie1_tunnel_clk.clkr,
6906 [GCC_CNOC_PCIE4_QX_CLK] = &gcc_cnoc_pcie4_qx_clk.clkr,
6907 [GCC_DDRSS_GPU_AXI_CLK] = &gcc_ddrss_gpu_axi_clk.clkr,
6908 [GCC_DDRSS_PCIE_SF_TBU_CLK] = &gcc_ddrss_pcie_sf_tbu_clk.clkr,
6909 [GCC_DISP1_HF_AXI_CLK] = &gcc_disp1_hf_axi_clk.clkr,
6910 [GCC_DISP1_SF_AXI_CLK] = &gcc_disp1_sf_axi_clk.clkr,
6911 [GCC_DISP1_THROTTLE_NRT_AXI_CLK] = &gcc_disp1_throttle_nrt_axi_clk.clkr,
6912 [GCC_DISP1_THROTTLE_RT_AXI_CLK] = &gcc_disp1_throttle_rt_axi_clk.clkr,
6913 [GCC_DISP_HF_AXI_CLK] = &gcc_disp_hf_axi_clk.clkr,
6914 [GCC_DISP_SF_AXI_CLK] = &gcc_disp_sf_axi_clk.clkr,
6915 [GCC_DISP_THROTTLE_NRT_AXI_CLK] = &gcc_disp_throttle_nrt_axi_clk.clkr,
6916 [GCC_DISP_THROTTLE_RT_AXI_CLK] = &gcc_disp_throttle_rt_axi_clk.clkr,
6917 [GCC_EMAC0_AXI_CLK] = &gcc_emac0_axi_clk.clkr,
6918 [GCC_EMAC0_PTP_CLK] = &gcc_emac0_ptp_clk.clkr,
6919 [GCC_EMAC0_PTP_CLK_SRC] = &gcc_emac0_ptp_clk_src.clkr,
6920 [GCC_EMAC0_RGMII_CLK] = &gcc_emac0_rgmii_clk.clkr,
6921 [GCC_EMAC0_RGMII_CLK_SRC] = &gcc_emac0_rgmii_clk_src.clkr,
6922 [GCC_EMAC0_SLV_AHB_CLK] = &gcc_emac0_slv_ahb_clk.clkr,
6923 [GCC_EMAC1_AXI_CLK] = &gcc_emac1_axi_clk.clkr,
6924 [GCC_EMAC1_PTP_CLK] = &gcc_emac1_ptp_clk.clkr,
6925 [GCC_EMAC1_PTP_CLK_SRC] = &gcc_emac1_ptp_clk_src.clkr,
6926 [GCC_EMAC1_RGMII_CLK] = &gcc_emac1_rgmii_clk.clkr,
6927 [GCC_EMAC1_RGMII_CLK_SRC] = &gcc_emac1_rgmii_clk_src.clkr,
6928 [GCC_EMAC1_SLV_AHB_CLK] = &gcc_emac1_slv_ahb_clk.clkr,
6929 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
6930 [GCC_GP1_CLK_SRC] = &gcc_gp1_clk_src.clkr,
6931 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
6932 [GCC_GP2_CLK_SRC] = &gcc_gp2_clk_src.clkr,
6933 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
6934 [GCC_GP3_CLK_SRC] = &gcc_gp3_clk_src.clkr,
6935 [GCC_GP4_CLK] = &gcc_gp4_clk.clkr,
6936 [GCC_GP4_CLK_SRC] = &gcc_gp4_clk_src.clkr,
6937 [GCC_GP5_CLK] = &gcc_gp5_clk.clkr,
6938 [GCC_GP5_CLK_SRC] = &gcc_gp5_clk_src.clkr,
6939 [GCC_GPLL0] = &gcc_gpll0.clkr,
6940 [GCC_GPLL0_OUT_EVEN] = &gcc_gpll0_out_even.clkr,
6941 [GCC_GPLL2] = &gcc_gpll2.clkr,
6942 [GCC_GPLL4] = &gcc_gpll4.clkr,
6943 [GCC_GPLL7] = &gcc_gpll7.clkr,
6944 [GCC_GPLL8] = &gcc_gpll8.clkr,
6945 [GCC_GPLL9] = &gcc_gpll9.clkr,
6946 [GCC_GPU_GPLL0_CLK_SRC] = &gcc_gpu_gpll0_clk_src.clkr,
6947 [GCC_GPU_GPLL0_DIV_CLK_SRC] = &gcc_gpu_gpll0_div_clk_src.clkr,
6948 [GCC_GPU_IREF_EN] = &gcc_gpu_iref_en.clkr,
6949 [GCC_GPU_MEMNOC_GFX_CLK] = &gcc_gpu_memnoc_gfx_clk.clkr,
6950 [GCC_GPU_SNOC_DVM_GFX_CLK] = &gcc_gpu_snoc_dvm_gfx_clk.clkr,
6951 [GCC_GPU_TCU_THROTTLE_AHB_CLK] = &gcc_gpu_tcu_throttle_ahb_clk.clkr,
6952 [GCC_GPU_TCU_THROTTLE_CLK] = &gcc_gpu_tcu_throttle_clk.clkr,
6953 [GCC_PCIE0_PHY_RCHNG_CLK] = &gcc_pcie0_phy_rchng_clk.clkr,
6954 [GCC_PCIE1_PHY_RCHNG_CLK] = &gcc_pcie1_phy_rchng_clk.clkr,
6955 [GCC_PCIE2A_PHY_RCHNG_CLK] = &gcc_pcie2a_phy_rchng_clk.clkr,
6956 [GCC_PCIE2B_PHY_RCHNG_CLK] = &gcc_pcie2b_phy_rchng_clk.clkr,
6957 [GCC_PCIE3A_PHY_RCHNG_CLK] = &gcc_pcie3a_phy_rchng_clk.clkr,
6958 [GCC_PCIE3B_PHY_RCHNG_CLK] = &gcc_pcie3b_phy_rchng_clk.clkr,
6959 [GCC_PCIE4_PHY_RCHNG_CLK] = &gcc_pcie4_phy_rchng_clk.clkr,
6960 [GCC_PCIE_0_AUX_CLK] = &gcc_pcie_0_aux_clk.clkr,
6961 [GCC_PCIE_0_AUX_CLK_SRC] = &gcc_pcie_0_aux_clk_src.clkr,
6962 [GCC_PCIE_0_CFG_AHB_CLK] = &gcc_pcie_0_cfg_ahb_clk.clkr,
6963 [GCC_PCIE_0_MSTR_AXI_CLK] = &gcc_pcie_0_mstr_axi_clk.clkr,
6964 [GCC_PCIE_0_PHY_RCHNG_CLK_SRC] = &gcc_pcie_0_phy_rchng_clk_src.clkr,
6965 [GCC_PCIE_0_PIPE_CLK] = &gcc_pcie_0_pipe_clk.clkr,
6966 [GCC_PCIE_0_SLV_AXI_CLK] = &gcc_pcie_0_slv_axi_clk.clkr,
6967 [GCC_PCIE_0_SLV_Q2A_AXI_CLK] = &gcc_pcie_0_slv_q2a_axi_clk.clkr,
6968 [GCC_PCIE_1_AUX_CLK] = &gcc_pcie_1_aux_clk.clkr,
6969 [GCC_PCIE_1_AUX_CLK_SRC] = &gcc_pcie_1_aux_clk_src.clkr,
6970 [GCC_PCIE_1_CFG_AHB_CLK] = &gcc_pcie_1_cfg_ahb_clk.clkr,
6971 [GCC_PCIE_1_MSTR_AXI_CLK] = &gcc_pcie_1_mstr_axi_clk.clkr,
6972 [GCC_PCIE_1_PHY_RCHNG_CLK_SRC] = &gcc_pcie_1_phy_rchng_clk_src.clkr,
6973 [GCC_PCIE_1_PIPE_CLK] = &gcc_pcie_1_pipe_clk.clkr,
6974 [GCC_PCIE_1_SLV_AXI_CLK] = &gcc_pcie_1_slv_axi_clk.clkr,
6975 [GCC_PCIE_1_SLV_Q2A_AXI_CLK] = &gcc_pcie_1_slv_q2a_axi_clk.clkr,
6976 [GCC_PCIE_2A2B_CLKREF_CLK] = &gcc_pcie_2a2b_clkref_clk.clkr,
6977 [GCC_PCIE_2A_AUX_CLK] = &gcc_pcie_2a_aux_clk.clkr,
6978 [GCC_PCIE_2A_AUX_CLK_SRC] = &gcc_pcie_2a_aux_clk_src.clkr,
6979 [GCC_PCIE_2A_CFG_AHB_CLK] = &gcc_pcie_2a_cfg_ahb_clk.clkr,
6980 [GCC_PCIE_2A_MSTR_AXI_CLK] = &gcc_pcie_2a_mstr_axi_clk.clkr,
6981 [GCC_PCIE_2A_PHY_RCHNG_CLK_SRC] = &gcc_pcie_2a_phy_rchng_clk_src.clkr,
6982 [GCC_PCIE_2A_PIPE_CLK] = &gcc_pcie_2a_pipe_clk.clkr,
6983 [GCC_PCIE_2A_PIPE_CLK_SRC] = &gcc_pcie_2a_pipe_clk_src.clkr,
6984 [GCC_PCIE_2A_PIPE_DIV_CLK_SRC] = &gcc_pcie_2a_pipe_div_clk_src.clkr,
6985 [GCC_PCIE_2A_PIPEDIV2_CLK] = &gcc_pcie_2a_pipediv2_clk.clkr,
6986 [GCC_PCIE_2A_SLV_AXI_CLK] = &gcc_pcie_2a_slv_axi_clk.clkr,
6987 [GCC_PCIE_2A_SLV_Q2A_AXI_CLK] = &gcc_pcie_2a_slv_q2a_axi_clk.clkr,
6988 [GCC_PCIE_2B_AUX_CLK] = &gcc_pcie_2b_aux_clk.clkr,
6989 [GCC_PCIE_2B_AUX_CLK_SRC] = &gcc_pcie_2b_aux_clk_src.clkr,
6990 [GCC_PCIE_2B_CFG_AHB_CLK] = &gcc_pcie_2b_cfg_ahb_clk.clkr,
6991 [GCC_PCIE_2B_MSTR_AXI_CLK] = &gcc_pcie_2b_mstr_axi_clk.clkr,
6992 [GCC_PCIE_2B_PHY_RCHNG_CLK_SRC] = &gcc_pcie_2b_phy_rchng_clk_src.clkr,
6993 [GCC_PCIE_2B_PIPE_CLK] = &gcc_pcie_2b_pipe_clk.clkr,
6994 [GCC_PCIE_2B_PIPE_CLK_SRC] = &gcc_pcie_2b_pipe_clk_src.clkr,
6995 [GCC_PCIE_2B_PIPE_DIV_CLK_SRC] = &gcc_pcie_2b_pipe_div_clk_src.clkr,
6996 [GCC_PCIE_2B_PIPEDIV2_CLK] = &gcc_pcie_2b_pipediv2_clk.clkr,
6997 [GCC_PCIE_2B_SLV_AXI_CLK] = &gcc_pcie_2b_slv_axi_clk.clkr,
6998 [GCC_PCIE_2B_SLV_Q2A_AXI_CLK] = &gcc_pcie_2b_slv_q2a_axi_clk.clkr,
6999 [GCC_PCIE_3A3B_CLKREF_CLK] = &gcc_pcie_3a3b_clkref_clk.clkr,
7000 [GCC_PCIE_3A_AUX_CLK] = &gcc_pcie_3a_aux_clk.clkr,
7001 [GCC_PCIE_3A_AUX_CLK_SRC] = &gcc_pcie_3a_aux_clk_src.clkr,
7002 [GCC_PCIE_3A_CFG_AHB_CLK] = &gcc_pcie_3a_cfg_ahb_clk.clkr,
7003 [GCC_PCIE_3A_MSTR_AXI_CLK] = &gcc_pcie_3a_mstr_axi_clk.clkr,
7004 [GCC_PCIE_3A_PHY_RCHNG_CLK_SRC] = &gcc_pcie_3a_phy_rchng_clk_src.clkr,
7005 [GCC_PCIE_3A_PIPE_CLK] = &gcc_pcie_3a_pipe_clk.clkr,
7006 [GCC_PCIE_3A_PIPE_CLK_SRC] = &gcc_pcie_3a_pipe_clk_src.clkr,
7007 [GCC_PCIE_3A_PIPE_DIV_CLK_SRC] = &gcc_pcie_3a_pipe_div_clk_src.clkr,
7008 [GCC_PCIE_3A_PIPEDIV2_CLK] = &gcc_pcie_3a_pipediv2_clk.clkr,
7009 [GCC_PCIE_3A_SLV_AXI_CLK] = &gcc_pcie_3a_slv_axi_clk.clkr,
7010 [GCC_PCIE_3A_SLV_Q2A_AXI_CLK] = &gcc_pcie_3a_slv_q2a_axi_clk.clkr,
7011 [GCC_PCIE_3B_AUX_CLK] = &gcc_pcie_3b_aux_clk.clkr,
7012 [GCC_PCIE_3B_AUX_CLK_SRC] = &gcc_pcie_3b_aux_clk_src.clkr,
7013 [GCC_PCIE_3B_CFG_AHB_CLK] = &gcc_pcie_3b_cfg_ahb_clk.clkr,
7014 [GCC_PCIE_3B_MSTR_AXI_CLK] = &gcc_pcie_3b_mstr_axi_clk.clkr,
7015 [GCC_PCIE_3B_PHY_RCHNG_CLK_SRC] = &gcc_pcie_3b_phy_rchng_clk_src.clkr,
7016 [GCC_PCIE_3B_PIPE_CLK] = &gcc_pcie_3b_pipe_clk.clkr,
7017 [GCC_PCIE_3B_PIPE_CLK_SRC] = &gcc_pcie_3b_pipe_clk_src.clkr,
7018 [GCC_PCIE_3B_PIPE_DIV_CLK_SRC] = &gcc_pcie_3b_pipe_div_clk_src.clkr,
7019 [GCC_PCIE_3B_PIPEDIV2_CLK] = &gcc_pcie_3b_pipediv2_clk.clkr,
7020 [GCC_PCIE_3B_SLV_AXI_CLK] = &gcc_pcie_3b_slv_axi_clk.clkr,
7021 [GCC_PCIE_3B_SLV_Q2A_AXI_CLK] = &gcc_pcie_3b_slv_q2a_axi_clk.clkr,
7022 [GCC_PCIE_4_AUX_CLK] = &gcc_pcie_4_aux_clk.clkr,
7023 [GCC_PCIE_4_AUX_CLK_SRC] = &gcc_pcie_4_aux_clk_src.clkr,
7024 [GCC_PCIE_4_CFG_AHB_CLK] = &gcc_pcie_4_cfg_ahb_clk.clkr,
7025 [GCC_PCIE_4_CLKREF_CLK] = &gcc_pcie_4_clkref_clk.clkr,
7026 [GCC_PCIE_4_MSTR_AXI_CLK] = &gcc_pcie_4_mstr_axi_clk.clkr,
7027 [GCC_PCIE_4_PHY_RCHNG_CLK_SRC] = &gcc_pcie_4_phy_rchng_clk_src.clkr,
7028 [GCC_PCIE_4_PIPE_CLK] = &gcc_pcie_4_pipe_clk.clkr,
7029 [GCC_PCIE_4_PIPE_CLK_SRC] = &gcc_pcie_4_pipe_clk_src.clkr,
7030 [GCC_PCIE_4_PIPE_DIV_CLK_SRC] = &gcc_pcie_4_pipe_div_clk_src.clkr,
7031 [GCC_PCIE_4_PIPEDIV2_CLK] = &gcc_pcie_4_pipediv2_clk.clkr,
7032 [GCC_PCIE_4_SLV_AXI_CLK] = &gcc_pcie_4_slv_axi_clk.clkr,
7033 [GCC_PCIE_4_SLV_Q2A_AXI_CLK] = &gcc_pcie_4_slv_q2a_axi_clk.clkr,
7034 [GCC_PCIE_RSCC_AHB_CLK] = &gcc_pcie_rscc_ahb_clk.clkr,
7035 [GCC_PCIE_RSCC_XO_CLK] = &gcc_pcie_rscc_xo_clk.clkr,
7036 [GCC_PCIE_RSCC_XO_CLK_SRC] = &gcc_pcie_rscc_xo_clk_src.clkr,
7037 [GCC_PCIE_THROTTLE_CFG_CLK] = &gcc_pcie_throttle_cfg_clk.clkr,
7038 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
7039 [GCC_PDM2_CLK_SRC] = &gcc_pdm2_clk_src.clkr,
7040 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
7041 [GCC_PDM_XO4_CLK] = &gcc_pdm_xo4_clk.clkr,
7042 [GCC_QMIP_CAMERA_NRT_AHB_CLK] = &gcc_qmip_camera_nrt_ahb_clk.clkr,
7043 [GCC_QMIP_CAMERA_RT_AHB_CLK] = &gcc_qmip_camera_rt_ahb_clk.clkr,
7044 [GCC_QMIP_DISP1_AHB_CLK] = &gcc_qmip_disp1_ahb_clk.clkr,
7045 [GCC_QMIP_DISP1_ROT_AHB_CLK] = &gcc_qmip_disp1_rot_ahb_clk.clkr,
7046 [GCC_QMIP_DISP_AHB_CLK] = &gcc_qmip_disp_ahb_clk.clkr,
7047 [GCC_QMIP_DISP_ROT_AHB_CLK] = &gcc_qmip_disp_rot_ahb_clk.clkr,
7048 [GCC_QMIP_VIDEO_CVP_AHB_CLK] = &gcc_qmip_video_cvp_ahb_clk.clkr,
7049 [GCC_QMIP_VIDEO_VCODEC_AHB_CLK] = &gcc_qmip_video_vcodec_ahb_clk.clkr,
7050 [GCC_QUPV3_WRAP0_CORE_2X_CLK] = &gcc_qupv3_wrap0_core_2x_clk.clkr,
7051 [GCC_QUPV3_WRAP0_CORE_CLK] = &gcc_qupv3_wrap0_core_clk.clkr,
7052 [GCC_QUPV3_WRAP0_QSPI0_CLK] = &gcc_qupv3_wrap0_qspi0_clk.clkr,
7053 [GCC_QUPV3_WRAP0_S0_CLK] = &gcc_qupv3_wrap0_s0_clk.clkr,
7054 [GCC_QUPV3_WRAP0_S0_CLK_SRC] = &gcc_qupv3_wrap0_s0_clk_src.clkr,
7055 [GCC_QUPV3_WRAP0_S1_CLK] = &gcc_qupv3_wrap0_s1_clk.clkr,
7056 [GCC_QUPV3_WRAP0_S1_CLK_SRC] = &gcc_qupv3_wrap0_s1_clk_src.clkr,
7057 [GCC_QUPV3_WRAP0_S2_CLK] = &gcc_qupv3_wrap0_s2_clk.clkr,
7058 [GCC_QUPV3_WRAP0_S2_CLK_SRC] = &gcc_qupv3_wrap0_s2_clk_src.clkr,
7059 [GCC_QUPV3_WRAP0_S3_CLK] = &gcc_qupv3_wrap0_s3_clk.clkr,
7060 [GCC_QUPV3_WRAP0_S3_CLK_SRC] = &gcc_qupv3_wrap0_s3_clk_src.clkr,
7061 [GCC_QUPV3_WRAP0_S4_CLK] = &gcc_qupv3_wrap0_s4_clk.clkr,
7062 [GCC_QUPV3_WRAP0_S4_CLK_SRC] = &gcc_qupv3_wrap0_s4_clk_src.clkr,
7063 [GCC_QUPV3_WRAP0_S4_DIV_CLK_SRC] = &gcc_qupv3_wrap0_s4_div_clk_src.clkr,
7064 [GCC_QUPV3_WRAP0_S5_CLK] = &gcc_qupv3_wrap0_s5_clk.clkr,
7065 [GCC_QUPV3_WRAP0_S5_CLK_SRC] = &gcc_qupv3_wrap0_s5_clk_src.clkr,
7066 [GCC_QUPV3_WRAP0_S6_CLK] = &gcc_qupv3_wrap0_s6_clk.clkr,
7067 [GCC_QUPV3_WRAP0_S6_CLK_SRC] = &gcc_qupv3_wrap0_s6_clk_src.clkr,
7068 [GCC_QUPV3_WRAP0_S7_CLK] = &gcc_qupv3_wrap0_s7_clk.clkr,
7069 [GCC_QUPV3_WRAP0_S7_CLK_SRC] = &gcc_qupv3_wrap0_s7_clk_src.clkr,
7070 [GCC_QUPV3_WRAP1_CORE_2X_CLK] = &gcc_qupv3_wrap1_core_2x_clk.clkr,
7071 [GCC_QUPV3_WRAP1_CORE_CLK] = &gcc_qupv3_wrap1_core_clk.clkr,
7072 [GCC_QUPV3_WRAP1_QSPI0_CLK] = &gcc_qupv3_wrap1_qspi0_clk.clkr,
7073 [GCC_QUPV3_WRAP1_S0_CLK] = &gcc_qupv3_wrap1_s0_clk.clkr,
7074 [GCC_QUPV3_WRAP1_S0_CLK_SRC] = &gcc_qupv3_wrap1_s0_clk_src.clkr,
7075 [GCC_QUPV3_WRAP1_S1_CLK] = &gcc_qupv3_wrap1_s1_clk.clkr,
7076 [GCC_QUPV3_WRAP1_S1_CLK_SRC] = &gcc_qupv3_wrap1_s1_clk_src.clkr,
7077 [GCC_QUPV3_WRAP1_S2_CLK] = &gcc_qupv3_wrap1_s2_clk.clkr,
7078 [GCC_QUPV3_WRAP1_S2_CLK_SRC] = &gcc_qupv3_wrap1_s2_clk_src.clkr,
7079 [GCC_QUPV3_WRAP1_S3_CLK] = &gcc_qupv3_wrap1_s3_clk.clkr,
7080 [GCC_QUPV3_WRAP1_S3_CLK_SRC] = &gcc_qupv3_wrap1_s3_clk_src.clkr,
7081 [GCC_QUPV3_WRAP1_S4_CLK] = &gcc_qupv3_wrap1_s4_clk.clkr,
7082 [GCC_QUPV3_WRAP1_S4_CLK_SRC] = &gcc_qupv3_wrap1_s4_clk_src.clkr,
7083 [GCC_QUPV3_WRAP1_S4_DIV_CLK_SRC] = &gcc_qupv3_wrap1_s4_div_clk_src.clkr,
7084 [GCC_QUPV3_WRAP1_S5_CLK] = &gcc_qupv3_wrap1_s5_clk.clkr,
7085 [GCC_QUPV3_WRAP1_S5_CLK_SRC] = &gcc_qupv3_wrap1_s5_clk_src.clkr,
7086 [GCC_QUPV3_WRAP1_S6_CLK] = &gcc_qupv3_wrap1_s6_clk.clkr,
7087 [GCC_QUPV3_WRAP1_S6_CLK_SRC] = &gcc_qupv3_wrap1_s6_clk_src.clkr,
7088 [GCC_QUPV3_WRAP1_S7_CLK] = &gcc_qupv3_wrap1_s7_clk.clkr,
7089 [GCC_QUPV3_WRAP1_S7_CLK_SRC] = &gcc_qupv3_wrap1_s7_clk_src.clkr,
7090 [GCC_QUPV3_WRAP2_CORE_2X_CLK] = &gcc_qupv3_wrap2_core_2x_clk.clkr,
7091 [GCC_QUPV3_WRAP2_CORE_CLK] = &gcc_qupv3_wrap2_core_clk.clkr,
7092 [GCC_QUPV3_WRAP2_QSPI0_CLK] = &gcc_qupv3_wrap2_qspi0_clk.clkr,
7093 [GCC_QUPV3_WRAP2_S0_CLK] = &gcc_qupv3_wrap2_s0_clk.clkr,
7094 [GCC_QUPV3_WRAP2_S0_CLK_SRC] = &gcc_qupv3_wrap2_s0_clk_src.clkr,
7095 [GCC_QUPV3_WRAP2_S1_CLK] = &gcc_qupv3_wrap2_s1_clk.clkr,
7096 [GCC_QUPV3_WRAP2_S1_CLK_SRC] = &gcc_qupv3_wrap2_s1_clk_src.clkr,
7097 [GCC_QUPV3_WRAP2_S2_CLK] = &gcc_qupv3_wrap2_s2_clk.clkr,
7098 [GCC_QUPV3_WRAP2_S2_CLK_SRC] = &gcc_qupv3_wrap2_s2_clk_src.clkr,
7099 [GCC_QUPV3_WRAP2_S3_CLK] = &gcc_qupv3_wrap2_s3_clk.clkr,
7100 [GCC_QUPV3_WRAP2_S3_CLK_SRC] = &gcc_qupv3_wrap2_s3_clk_src.clkr,
7101 [GCC_QUPV3_WRAP2_S4_CLK] = &gcc_qupv3_wrap2_s4_clk.clkr,
7102 [GCC_QUPV3_WRAP2_S4_CLK_SRC] = &gcc_qupv3_wrap2_s4_clk_src.clkr,
7103 [GCC_QUPV3_WRAP2_S4_DIV_CLK_SRC] = &gcc_qupv3_wrap2_s4_div_clk_src.clkr,
7104 [GCC_QUPV3_WRAP2_S5_CLK] = &gcc_qupv3_wrap2_s5_clk.clkr,
7105 [GCC_QUPV3_WRAP2_S5_CLK_SRC] = &gcc_qupv3_wrap2_s5_clk_src.clkr,
7106 [GCC_QUPV3_WRAP2_S6_CLK] = &gcc_qupv3_wrap2_s6_clk.clkr,
7107 [GCC_QUPV3_WRAP2_S6_CLK_SRC] = &gcc_qupv3_wrap2_s6_clk_src.clkr,
7108 [GCC_QUPV3_WRAP2_S7_CLK] = &gcc_qupv3_wrap2_s7_clk.clkr,
7109 [GCC_QUPV3_WRAP2_S7_CLK_SRC] = &gcc_qupv3_wrap2_s7_clk_src.clkr,
7110 [GCC_QUPV3_WRAP_0_M_AHB_CLK] = &gcc_qupv3_wrap_0_m_ahb_clk.clkr,
7111 [GCC_QUPV3_WRAP_0_S_AHB_CLK] = &gcc_qupv3_wrap_0_s_ahb_clk.clkr,
7112 [GCC_QUPV3_WRAP_1_M_AHB_CLK] = &gcc_qupv3_wrap_1_m_ahb_clk.clkr,
7113 [GCC_QUPV3_WRAP_1_S_AHB_CLK] = &gcc_qupv3_wrap_1_s_ahb_clk.clkr,
7114 [GCC_QUPV3_WRAP_2_M_AHB_CLK] = &gcc_qupv3_wrap_2_m_ahb_clk.clkr,
7115 [GCC_QUPV3_WRAP_2_S_AHB_CLK] = &gcc_qupv3_wrap_2_s_ahb_clk.clkr,
7116 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
7117 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
7118 [GCC_SDCC2_APPS_CLK_SRC] = &gcc_sdcc2_apps_clk_src.clkr,
7119 [GCC_SDCC4_AHB_CLK] = &gcc_sdcc4_ahb_clk.clkr,
7120 [GCC_SDCC4_APPS_CLK] = &gcc_sdcc4_apps_clk.clkr,
7121 [GCC_SDCC4_APPS_CLK_SRC] = &gcc_sdcc4_apps_clk_src.clkr,
7122 [GCC_SYS_NOC_USB_AXI_CLK] = &gcc_sys_noc_usb_axi_clk.clkr,
7123 [GCC_UFS_1_CARD_CLKREF_CLK] = &gcc_ufs_1_card_clkref_clk.clkr,
7124 [GCC_UFS_CARD_AHB_CLK] = &gcc_ufs_card_ahb_clk.clkr,
7125 [GCC_UFS_CARD_AXI_CLK] = &gcc_ufs_card_axi_clk.clkr,
7126 [GCC_UFS_CARD_AXI_CLK_SRC] = &gcc_ufs_card_axi_clk_src.clkr,
7127 [GCC_UFS_CARD_AXI_HW_CTL_CLK] = &gcc_ufs_card_axi_hw_ctl_clk.clkr,
7128 [GCC_UFS_CARD_CLKREF_CLK] = &gcc_ufs_card_clkref_clk.clkr,
7129 [GCC_UFS_CARD_ICE_CORE_CLK] = &gcc_ufs_card_ice_core_clk.clkr,
7130 [GCC_UFS_CARD_ICE_CORE_CLK_SRC] = &gcc_ufs_card_ice_core_clk_src.clkr,
7131 [GCC_UFS_CARD_ICE_CORE_HW_CTL_CLK] = &gcc_ufs_card_ice_core_hw_ctl_clk.clkr,
7132 [GCC_UFS_CARD_PHY_AUX_CLK] = &gcc_ufs_card_phy_aux_clk.clkr,
7133 [GCC_UFS_CARD_PHY_AUX_CLK_SRC] = &gcc_ufs_card_phy_aux_clk_src.clkr,
7134 [GCC_UFS_CARD_PHY_AUX_HW_CTL_CLK] = &gcc_ufs_card_phy_aux_hw_ctl_clk.clkr,
7135 [GCC_UFS_CARD_RX_SYMBOL_0_CLK] = &gcc_ufs_card_rx_symbol_0_clk.clkr,
7136 [GCC_UFS_CARD_RX_SYMBOL_0_CLK_SRC] = &gcc_ufs_card_rx_symbol_0_clk_src.clkr,
7137 [GCC_UFS_CARD_RX_SYMBOL_1_CLK] = &gcc_ufs_card_rx_symbol_1_clk.clkr,
7138 [GCC_UFS_CARD_RX_SYMBOL_1_CLK_SRC] = &gcc_ufs_card_rx_symbol_1_clk_src.clkr,
7139 [GCC_UFS_CARD_TX_SYMBOL_0_CLK] = &gcc_ufs_card_tx_symbol_0_clk.clkr,
7140 [GCC_UFS_CARD_TX_SYMBOL_0_CLK_SRC] = &gcc_ufs_card_tx_symbol_0_clk_src.clkr,
7141 [GCC_UFS_CARD_UNIPRO_CORE_CLK] = &gcc_ufs_card_unipro_core_clk.clkr,
7142 [GCC_UFS_CARD_UNIPRO_CORE_CLK_SRC] = &gcc_ufs_card_unipro_core_clk_src.clkr,
7143 [GCC_UFS_CARD_UNIPRO_CORE_HW_CTL_CLK] = &gcc_ufs_card_unipro_core_hw_ctl_clk.clkr,
7144 [GCC_UFS_PHY_AHB_CLK] = &gcc_ufs_phy_ahb_clk.clkr,
7145 [GCC_UFS_PHY_AXI_CLK] = &gcc_ufs_phy_axi_clk.clkr,
7146 [GCC_UFS_PHY_AXI_CLK_SRC] = &gcc_ufs_phy_axi_clk_src.clkr,
7147 [GCC_UFS_PHY_AXI_HW_CTL_CLK] = &gcc_ufs_phy_axi_hw_ctl_clk.clkr,
7148 [GCC_UFS_PHY_ICE_CORE_CLK] = &gcc_ufs_phy_ice_core_clk.clkr,
7149 [GCC_UFS_PHY_ICE_CORE_CLK_SRC] = &gcc_ufs_phy_ice_core_clk_src.clkr,
7150 [GCC_UFS_PHY_ICE_CORE_HW_CTL_CLK] = &gcc_ufs_phy_ice_core_hw_ctl_clk.clkr,
7151 [GCC_UFS_PHY_PHY_AUX_CLK] = &gcc_ufs_phy_phy_aux_clk.clkr,
7152 [GCC_UFS_PHY_PHY_AUX_CLK_SRC] = &gcc_ufs_phy_phy_aux_clk_src.clkr,
7153 [GCC_UFS_PHY_PHY_AUX_HW_CTL_CLK] = &gcc_ufs_phy_phy_aux_hw_ctl_clk.clkr,
7154 [GCC_UFS_PHY_RX_SYMBOL_0_CLK] = &gcc_ufs_phy_rx_symbol_0_clk.clkr,
7155 [GCC_UFS_PHY_RX_SYMBOL_0_CLK_SRC] = &gcc_ufs_phy_rx_symbol_0_clk_src.clkr,
7156 [GCC_UFS_PHY_RX_SYMBOL_1_CLK] = &gcc_ufs_phy_rx_symbol_1_clk.clkr,
7157 [GCC_UFS_PHY_RX_SYMBOL_1_CLK_SRC] = &gcc_ufs_phy_rx_symbol_1_clk_src.clkr,
7158 [GCC_UFS_PHY_TX_SYMBOL_0_CLK] = &gcc_ufs_phy_tx_symbol_0_clk.clkr,
7159 [GCC_UFS_PHY_TX_SYMBOL_0_CLK_SRC] = &gcc_ufs_phy_tx_symbol_0_clk_src.clkr,
7160 [GCC_UFS_PHY_UNIPRO_CORE_CLK] = &gcc_ufs_phy_unipro_core_clk.clkr,
7161 [GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC] = &gcc_ufs_phy_unipro_core_clk_src.clkr,
7162 [GCC_UFS_PHY_UNIPRO_CORE_HW_CTL_CLK] = &gcc_ufs_phy_unipro_core_hw_ctl_clk.clkr,
7163 [GCC_UFS_REF_CLKREF_CLK] = &gcc_ufs_ref_clkref_clk.clkr,
7164 [GCC_USB2_HS0_CLKREF_CLK] = &gcc_usb2_hs0_clkref_clk.clkr,
7165 [GCC_USB2_HS1_CLKREF_CLK] = &gcc_usb2_hs1_clkref_clk.clkr,
7166 [GCC_USB2_HS2_CLKREF_CLK] = &gcc_usb2_hs2_clkref_clk.clkr,
7167 [GCC_USB2_HS3_CLKREF_CLK] = &gcc_usb2_hs3_clkref_clk.clkr,
7168 [GCC_USB30_MP_MASTER_CLK] = &gcc_usb30_mp_master_clk.clkr,
7169 [GCC_USB30_MP_MASTER_CLK_SRC] = &gcc_usb30_mp_master_clk_src.clkr,
7170 [GCC_USB30_MP_MOCK_UTMI_CLK] = &gcc_usb30_mp_mock_utmi_clk.clkr,
7171 [GCC_USB30_MP_MOCK_UTMI_CLK_SRC] = &gcc_usb30_mp_mock_utmi_clk_src.clkr,
7172 [GCC_USB30_MP_MOCK_UTMI_POSTDIV_CLK_SRC] = &gcc_usb30_mp_mock_utmi_postdiv_clk_src.clkr,
7173 [GCC_USB30_MP_SLEEP_CLK] = &gcc_usb30_mp_sleep_clk.clkr,
7174 [GCC_USB30_PRIM_MASTER_CLK] = &gcc_usb30_prim_master_clk.clkr,
7175 [GCC_USB30_PRIM_MASTER_CLK_SRC] = &gcc_usb30_prim_master_clk_src.clkr,
7176 [GCC_USB30_PRIM_MOCK_UTMI_CLK] = &gcc_usb30_prim_mock_utmi_clk.clkr,
7177 [GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC] = &gcc_usb30_prim_mock_utmi_clk_src.clkr,
7178 [GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_SRC] = &gcc_usb30_prim_mock_utmi_postdiv_clk_src.clkr,
7179 [GCC_USB30_PRIM_SLEEP_CLK] = &gcc_usb30_prim_sleep_clk.clkr,
7180 [GCC_USB30_SEC_MASTER_CLK] = &gcc_usb30_sec_master_clk.clkr,
7181 [GCC_USB30_SEC_MASTER_CLK_SRC] = &gcc_usb30_sec_master_clk_src.clkr,
7182 [GCC_USB30_SEC_MOCK_UTMI_CLK] = &gcc_usb30_sec_mock_utmi_clk.clkr,
7183 [GCC_USB30_SEC_MOCK_UTMI_CLK_SRC] = &gcc_usb30_sec_mock_utmi_clk_src.clkr,
7184 [GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CLK_SRC] = &gcc_usb30_sec_mock_utmi_postdiv_clk_src.clkr,
7185 [GCC_USB30_SEC_SLEEP_CLK] = &gcc_usb30_sec_sleep_clk.clkr,
7186 [GCC_USB34_PRIM_PHY_PIPE_CLK_SRC] = &gcc_usb34_prim_phy_pipe_clk_src.clkr,
7187 [GCC_USB34_SEC_PHY_PIPE_CLK_SRC] = &gcc_usb34_sec_phy_pipe_clk_src.clkr,
7188 [GCC_USB3_MP0_CLKREF_CLK] = &gcc_usb3_mp0_clkref_clk.clkr,
7189 [GCC_USB3_MP1_CLKREF_CLK] = &gcc_usb3_mp1_clkref_clk.clkr,
7190 [GCC_USB3_MP_PHY_AUX_CLK] = &gcc_usb3_mp_phy_aux_clk.clkr,
7191 [GCC_USB3_MP_PHY_AUX_CLK_SRC] = &gcc_usb3_mp_phy_aux_clk_src.clkr,
7192 [GCC_USB3_MP_PHY_COM_AUX_CLK] = &gcc_usb3_mp_phy_com_aux_clk.clkr,
7193 [GCC_USB3_MP_PHY_PIPE_0_CLK] = &gcc_usb3_mp_phy_pipe_0_clk.clkr,
7194 [GCC_USB3_MP_PHY_PIPE_0_CLK_SRC] = &gcc_usb3_mp_phy_pipe_0_clk_src.clkr,
7195 [GCC_USB3_MP_PHY_PIPE_1_CLK] = &gcc_usb3_mp_phy_pipe_1_clk.clkr,
7196 [GCC_USB3_MP_PHY_PIPE_1_CLK_SRC] = &gcc_usb3_mp_phy_pipe_1_clk_src.clkr,
7197 [GCC_USB3_PRIM_PHY_AUX_CLK] = &gcc_usb3_prim_phy_aux_clk.clkr,
7198 [GCC_USB3_PRIM_PHY_AUX_CLK_SRC] = &gcc_usb3_prim_phy_aux_clk_src.clkr,
7199 [GCC_USB3_PRIM_PHY_COM_AUX_CLK] = &gcc_usb3_prim_phy_com_aux_clk.clkr,
7200 [GCC_USB3_PRIM_PHY_PIPE_CLK] = &gcc_usb3_prim_phy_pipe_clk.clkr,
7201 [GCC_USB3_PRIM_PHY_PIPE_CLK_SRC] = &gcc_usb3_prim_phy_pipe_clk_src.clkr,
7202 [GCC_USB3_SEC_PHY_AUX_CLK] = &gcc_usb3_sec_phy_aux_clk.clkr,
7203 [GCC_USB3_SEC_PHY_AUX_CLK_SRC] = &gcc_usb3_sec_phy_aux_clk_src.clkr,
7204 [GCC_USB3_SEC_PHY_COM_AUX_CLK] = &gcc_usb3_sec_phy_com_aux_clk.clkr,
7205 [GCC_USB3_SEC_PHY_PIPE_CLK] = &gcc_usb3_sec_phy_pipe_clk.clkr,
7206 [GCC_USB3_SEC_PHY_PIPE_CLK_SRC] = &gcc_usb3_sec_phy_pipe_clk_src.clkr,
7207 [GCC_USB4_1_CFG_AHB_CLK] = &gcc_usb4_1_cfg_ahb_clk.clkr,
7208 [GCC_USB4_1_DP_CLK] = &gcc_usb4_1_dp_clk.clkr,
7209 [GCC_USB4_1_MASTER_CLK] = &gcc_usb4_1_master_clk.clkr,
7210 [GCC_USB4_1_MASTER_CLK_SRC] = &gcc_usb4_1_master_clk_src.clkr,
7211 [GCC_USB4_1_PHY_DP_CLK_SRC] = &gcc_usb4_1_phy_dp_clk_src.clkr,
7212 [GCC_USB4_1_PHY_P2RR2P_PIPE_CLK] = &gcc_usb4_1_phy_p2rr2p_pipe_clk.clkr,
7213 [GCC_USB4_1_PHY_P2RR2P_PIPE_CLK_SRC] = &gcc_usb4_1_phy_p2rr2p_pipe_clk_src.clkr,
7214 [GCC_USB4_1_PHY_PCIE_PIPE_CLK] = &gcc_usb4_1_phy_pcie_pipe_clk.clkr,
7215 [GCC_USB4_1_PHY_PCIE_PIPE_CLK_SRC] = &gcc_usb4_1_phy_pcie_pipe_clk_src.clkr,
7216 [GCC_USB4_1_PHY_PCIE_PIPE_MUX_CLK_SRC] = &gcc_usb4_1_phy_pcie_pipe_mux_clk_src.clkr,
7217 [GCC_USB4_1_PHY_PCIE_PIPEGMUX_CLK_SRC] = &gcc_usb4_1_phy_pcie_pipegmux_clk_src.clkr,
7218 [GCC_USB4_1_PHY_RX0_CLK] = &gcc_usb4_1_phy_rx0_clk.clkr,
7219 [GCC_USB4_1_PHY_RX0_CLK_SRC] = &gcc_usb4_1_phy_rx0_clk_src.clkr,
7220 [GCC_USB4_1_PHY_RX1_CLK] = &gcc_usb4_1_phy_rx1_clk.clkr,
7221 [GCC_USB4_1_PHY_RX1_CLK_SRC] = &gcc_usb4_1_phy_rx1_clk_src.clkr,
7222 [GCC_USB4_1_PHY_SYS_CLK_SRC] = &gcc_usb4_1_phy_sys_clk_src.clkr,
7223 [GCC_USB4_1_PHY_USB_PIPE_CLK] = &gcc_usb4_1_phy_usb_pipe_clk.clkr,
7224 [GCC_USB4_1_SB_IF_CLK] = &gcc_usb4_1_sb_if_clk.clkr,
7225 [GCC_USB4_1_SB_IF_CLK_SRC] = &gcc_usb4_1_sb_if_clk_src.clkr,
7226 [GCC_USB4_1_SYS_CLK] = &gcc_usb4_1_sys_clk.clkr,
7227 [GCC_USB4_1_TMU_CLK] = &gcc_usb4_1_tmu_clk.clkr,
7228 [GCC_USB4_1_TMU_CLK_SRC] = &gcc_usb4_1_tmu_clk_src.clkr,
7229 [GCC_USB4_CFG_AHB_CLK] = &gcc_usb4_cfg_ahb_clk.clkr,
7230 [GCC_USB4_CLKREF_CLK] = &gcc_usb4_clkref_clk.clkr,
7231 [GCC_USB4_DP_CLK] = &gcc_usb4_dp_clk.clkr,
7232 [GCC_USB4_EUD_CLKREF_CLK] = &gcc_usb4_eud_clkref_clk.clkr,
7233 [GCC_USB4_MASTER_CLK] = &gcc_usb4_master_clk.clkr,
7234 [GCC_USB4_MASTER_CLK_SRC] = &gcc_usb4_master_clk_src.clkr,
7235 [GCC_USB4_PHY_DP_CLK_SRC] = &gcc_usb4_phy_dp_clk_src.clkr,
7236 [GCC_USB4_PHY_P2RR2P_PIPE_CLK] = &gcc_usb4_phy_p2rr2p_pipe_clk.clkr,
7237 [GCC_USB4_PHY_P2RR2P_PIPE_CLK_SRC] = &gcc_usb4_phy_p2rr2p_pipe_clk_src.clkr,
7238 [GCC_USB4_PHY_PCIE_PIPE_CLK] = &gcc_usb4_phy_pcie_pipe_clk.clkr,
7239 [GCC_USB4_PHY_PCIE_PIPE_CLK_SRC] = &gcc_usb4_phy_pcie_pipe_clk_src.clkr,
7240 [GCC_USB4_PHY_PCIE_PIPE_MUX_CLK_SRC] = &gcc_usb4_phy_pcie_pipe_mux_clk_src.clkr,
7241 [GCC_USB4_PHY_PCIE_PIPEGMUX_CLK_SRC] = &gcc_usb4_phy_pcie_pipegmux_clk_src.clkr,
7242 [GCC_USB4_PHY_RX0_CLK] = &gcc_usb4_phy_rx0_clk.clkr,
7243 [GCC_USB4_PHY_RX0_CLK_SRC] = &gcc_usb4_phy_rx0_clk_src.clkr,
7244 [GCC_USB4_PHY_RX1_CLK] = &gcc_usb4_phy_rx1_clk.clkr,
7245 [GCC_USB4_PHY_RX1_CLK_SRC] = &gcc_usb4_phy_rx1_clk_src.clkr,
7246 [GCC_USB4_PHY_SYS_CLK_SRC] = &gcc_usb4_phy_sys_clk_src.clkr,
7247 [GCC_USB4_PHY_USB_PIPE_CLK] = &gcc_usb4_phy_usb_pipe_clk.clkr,
7248 [GCC_USB4_SB_IF_CLK] = &gcc_usb4_sb_if_clk.clkr,
7249 [GCC_USB4_SB_IF_CLK_SRC] = &gcc_usb4_sb_if_clk_src.clkr,
7250 [GCC_USB4_SYS_CLK] = &gcc_usb4_sys_clk.clkr,
7251 [GCC_USB4_TMU_CLK] = &gcc_usb4_tmu_clk.clkr,
7252 [GCC_USB4_TMU_CLK_SRC] = &gcc_usb4_tmu_clk_src.clkr,
7253 [GCC_VIDEO_AXI0_CLK] = &gcc_video_axi0_clk.clkr,
7254 [GCC_VIDEO_AXI1_CLK] = &gcc_video_axi1_clk.clkr,
7255 [GCC_VIDEO_CVP_THROTTLE_CLK] = &gcc_video_cvp_throttle_clk.clkr,
7256 [GCC_VIDEO_VCODEC_THROTTLE_CLK] = &gcc_video_vcodec_throttle_clk.clkr,