Lines Matching refs:clkr
67 .clkr = {
83 .clkr.hw.init = &(struct clk_init_data) {
86 &gpll0_early.clkr.hw,
102 .clkr.hw.init = &(struct clk_init_data) {
116 &gpll1.clkr.hw,
126 .clkr = {
142 .clkr.hw.init = &(struct clk_init_data) {
145 &gpll2_early.clkr.hw,
156 .clkr = {
172 .clkr.hw.init = &(struct clk_init_data) {
175 &bimc_pll_early.clkr.hw,
190 { .hw = &gpll0.clkr.hw },
201 { .hw = &gpll0.clkr.hw },
202 { .hw = &bimc_pll.clkr.hw },
217 .clkr.hw.init = &(struct clk_init_data) {
229 .clkr.hw.init = &(struct clk_init_data) {
242 .clkr.hw.init = &(struct clk_init_data) {
262 .clkr.hw.init = &(struct clk_init_data) {
275 .clkr.hw.init = &(struct clk_init_data) {
288 .clkr.hw.init = &(struct clk_init_data) {
301 .clkr.hw.init = &(struct clk_init_data) {
314 .clkr.hw.init = &(struct clk_init_data) {
327 .clkr.hw.init = &(struct clk_init_data) {
352 .clkr.hw.init = &(struct clk_init_data) {
366 .clkr.hw.init = &(struct clk_init_data) {
380 .clkr.hw.init = &(struct clk_init_data) {
394 .clkr.hw.init = &(struct clk_init_data) {
408 .clkr.hw.init = &(struct clk_init_data) {
422 .clkr.hw.init = &(struct clk_init_data) {
455 .clkr.hw.init = &(struct clk_init_data) {
469 .clkr.hw.init = &(struct clk_init_data) {
491 .clkr.hw.init = &(struct clk_init_data) {
512 .clkr.hw.init = &(struct clk_init_data) {
526 .clkr.hw.init = &(struct clk_init_data) {
546 .clkr.hw.init = &(struct clk_init_data) {
567 .clkr.hw.init = &(struct clk_init_data) {
586 .clkr.hw.init = &(struct clk_init_data) {
599 .clkr.hw.init = &(struct clk_init_data) {
618 .clkr.hw.init = &(struct clk_init_data) {
636 .clkr.hw.init = &(struct clk_init_data) {
652 { .hw = &gpll0.clkr.hw },
675 .clkr.hw.init = &(struct clk_init_data) {
695 .clkr.hw.init = &(struct clk_init_data) {
709 .clkr.hw.init = &(struct clk_init_data) {
723 .clkr.hw.init = &(struct clk_init_data) {
739 { .hw = &gpll0.clkr.hw },
740 { .hw = &gpll2.clkr.hw },
755 .clkr.hw.init = &(struct clk_init_data) {
769 .clkr.hw.init = &(struct clk_init_data) {
785 { .hw = &gpll0.clkr.hw },
806 .clkr.hw.init = &(struct clk_init_data) {
829 .clkr.hw.init = &(struct clk_init_data) {
842 .clkr.hw.init = &(struct clk_init_data) {
860 .clkr.hw.init = &(struct clk_init_data) {
886 .clkr.hw.init = &(struct clk_init_data) {
900 .clkr.hw.init = &(struct clk_init_data) {
912 .clkr.hw.init = &(struct clk_init_data) {
932 .clkr.hw.init = &(struct clk_init_data) {
948 { .hw = &gpll0.clkr.hw },
965 .clkr.hw.init = &(struct clk_init_data) {
991 .clkr.hw.init = &(struct clk_init_data) {
1009 .clkr.hw.init = &(struct clk_init_data) {
1020 .clkr = {
1026 &bimc_ddr_clk_src.clkr.hw,
1037 .clkr = {
1043 &pcnoc_bfdcd_clk_src.clkr.hw,
1054 .clkr = {
1069 .clkr = {
1075 &pcnoc_bfdcd_clk_src.clkr.hw,
1086 .clkr = {
1092 &crypto_clk_src.clkr.hw,
1104 .clkr = {
1110 &pcnoc_bfdcd_clk_src.clkr.hw,
1121 .clkr = {
1127 &pcnoc_bfdcd_clk_src.clkr.hw,
1138 .clkr = {
1144 &bimc_ddr_clk_src.clkr.hw,
1155 .clkr = {
1161 &bimc_ddr_clk_src.clkr.hw,
1172 .clkr = {
1178 &pcnoc_bfdcd_clk_src.clkr.hw,
1189 .clkr = {
1195 &system_noc_bfdcd_clk_src.clkr.hw,
1206 .clkr = {
1212 &pcnoc_bfdcd_clk_src.clkr.hw,
1223 .clkr = {
1229 &pcnoc_bfdcd_clk_src.clkr.hw,
1240 .clkr = {
1246 &system_noc_bfdcd_clk_src.clkr.hw,
1257 .clkr = {
1263 &system_noc_bfdcd_clk_src.clkr.hw,
1274 .clkr = {
1280 &bimc_gpu_clk_src.clkr.hw,
1291 .clkr = {
1297 &bimc_gpu_clk_src.clkr.hw,
1308 .clkr = {
1314 &blsp1_qup1_i2c_apps_clk_src.clkr.hw,
1326 .clkr = {
1332 &blsp1_qup2_i2c_apps_clk_src.clkr.hw,
1344 .clkr = {
1350 &blsp1_qup3_i2c_apps_clk_src.clkr.hw,
1362 .clkr = {
1368 &blsp1_qup4_i2c_apps_clk_src.clkr.hw,
1380 .clkr = {
1386 &blsp1_qup5_i2c_apps_clk_src.clkr.hw,
1398 .clkr = {
1404 &blsp1_qup6_i2c_apps_clk_src.clkr.hw,
1416 .clkr = {
1422 &blsp1_qup1_spi_apps_clk_src.clkr.hw,
1434 .clkr = {
1440 &blsp1_qup2_spi_apps_clk_src.clkr.hw,
1452 .clkr = {
1458 &blsp1_qup3_spi_apps_clk_src.clkr.hw,
1470 .clkr = {
1476 &blsp1_qup4_spi_apps_clk_src.clkr.hw,
1488 .clkr = {
1494 &blsp1_qup5_spi_apps_clk_src.clkr.hw,
1506 .clkr = {
1512 &blsp1_qup6_spi_apps_clk_src.clkr.hw,
1524 .clkr = {
1530 &blsp1_uart1_apps_clk_src.clkr.hw,
1542 .clkr = {
1548 &blsp1_uart2_apps_clk_src.clkr.hw,
1560 .clkr = {
1566 &pcnoc_bfdcd_clk_src.clkr.hw,
1577 .clkr = {
1583 &csi0_clk_src.clkr.hw,
1595 .clkr = {
1601 &camss_top_ahb_clk_src.clkr.hw,
1613 .clkr = {
1619 &csi0_clk_src.clkr.hw,
1631 .clkr = {
1637 &csi0phytimer_clk_src.clkr.hw,
1649 .clkr = {
1655 &csi0_clk_src.clkr.hw,
1667 .clkr = {
1673 &csi0_clk_src.clkr.hw,
1685 .clkr = {
1691 &csi1_clk_src.clkr.hw,
1703 .clkr = {
1709 &camss_top_ahb_clk_src.clkr.hw,
1721 .clkr = {
1727 &csi1_clk_src.clkr.hw,
1739 .clkr = {
1745 &csi1_clk_src.clkr.hw,
1757 .clkr = {
1763 &csi1_clk_src.clkr.hw,
1775 .clkr = {
1781 &vfe0_clk_src.clkr.hw,
1793 .clkr = {
1799 &camss_gp0_clk_src.clkr.hw,
1811 .clkr = {
1817 &camss_gp1_clk_src.clkr.hw,
1829 .clkr = {
1835 &camss_top_ahb_clk_src.clkr.hw,
1847 .clkr = {
1853 &mclk0_clk_src.clkr.hw,
1865 .clkr = {
1871 &mclk1_clk_src.clkr.hw,
1883 .clkr = {
1889 &camss_top_ahb_clk_src.clkr.hw,
1901 .clkr = {
1907 &vfe0_clk_src.clkr.hw,
1919 .clkr = {
1925 &camss_top_ahb_clk_src.clkr.hw,
1937 .clkr = {
1943 &system_noc_bfdcd_clk_src.clkr.hw,
1954 .clkr = {
1960 &gp1_clk_src.clkr.hw,
1972 .clkr = {
1978 &gp2_clk_src.clkr.hw,
1990 .clkr = {
1996 &gp3_clk_src.clkr.hw,
2008 .clkr = {
2014 &pcnoc_bfdcd_clk_src.clkr.hw,
2025 .clkr = {
2031 &system_noc_bfdcd_clk_src.clkr.hw,
2042 .clkr = {
2048 &byte0_clk_src.clkr.hw,
2060 .clkr = {
2066 &esc0_clk_src.clkr.hw,
2078 .clkr = {
2084 &mdp_clk_src.clkr.hw,
2096 .clkr = {
2102 &pclk0_clk_src.clkr.hw,
2114 .clkr = {
2120 &vsync_clk_src.clkr.hw,
2132 .clkr = {
2138 &pcnoc_bfdcd_clk_src.clkr.hw,
2149 .clkr = {
2155 &bimc_ddr_clk_src.clkr.hw,
2166 .clkr = {
2172 &pcnoc_bfdcd_clk_src.clkr.hw,
2183 .clkr = {
2189 &gfx3d_clk_src.clkr.hw,
2201 .clkr = {
2207 &pdm2_clk_src.clkr.hw,
2219 .clkr = {
2225 &pcnoc_bfdcd_clk_src.clkr.hw,
2236 .clkr = {
2242 &pcnoc_bfdcd_clk_src.clkr.hw,
2253 .clkr = {
2259 &sdcc1_apps_clk_src.clkr.hw,
2271 .clkr = {
2277 &pcnoc_bfdcd_clk_src.clkr.hw,
2288 .clkr = {
2294 &sdcc2_apps_clk_src.clkr.hw,
2306 .clkr = {
2321 .clkr = {
2327 &pcnoc_bfdcd_clk_src.clkr.hw,
2338 .clkr = {
2344 &pcnoc_bfdcd_clk_src.clkr.hw,
2355 .clkr = {
2361 &usb_hs_system_clk_src.clkr.hw,
2373 .clkr = {
2379 &pcnoc_bfdcd_clk_src.clkr.hw,
2390 .clkr = {
2396 &system_noc_bfdcd_clk_src.clkr.hw,
2407 .clkr = {
2413 &vcodec0_clk_src.clkr.hw,
2425 .clkr = {
2431 &vcodec0_clk_src.clkr.hw,
2492 [GPLL0_EARLY] = &gpll0_early.clkr,
2493 [GPLL0] = &gpll0.clkr,
2494 [GPLL1] = &gpll1.clkr,
2496 [GPLL2_EARLY] = &gpll2_early.clkr,
2497 [GPLL2] = &gpll2.clkr,
2498 [BIMC_PLL_EARLY] = &bimc_pll_early.clkr,
2499 [BIMC_PLL] = &bimc_pll.clkr,
2500 [APSS_AHB_CLK_SRC] = &apss_ahb_clk_src.clkr,
2501 [BIMC_DDR_CLK_SRC] = &bimc_ddr_clk_src.clkr,
2502 [BIMC_GPU_CLK_SRC] = &bimc_gpu_clk_src.clkr,
2503 [BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
2504 [BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
2505 [BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
2506 [BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
2507 [BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
2508 [BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
2509 [BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
2510 [BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
2511 [BLSP1_QUP5_I2C_APPS_CLK_SRC] = &blsp1_qup5_i2c_apps_clk_src.clkr,
2512 [BLSP1_QUP5_SPI_APPS_CLK_SRC] = &blsp1_qup5_spi_apps_clk_src.clkr,
2513 [BLSP1_QUP6_I2C_APPS_CLK_SRC] = &blsp1_qup6_i2c_apps_clk_src.clkr,
2514 [BLSP1_QUP6_SPI_APPS_CLK_SRC] = &blsp1_qup6_spi_apps_clk_src.clkr,
2515 [BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
2516 [BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
2517 [BYTE0_CLK_SRC] = &byte0_clk_src.clkr,
2518 [CAMSS_GP0_CLK_SRC] = &camss_gp0_clk_src.clkr,
2519 [CAMSS_GP1_CLK_SRC] = &camss_gp1_clk_src.clkr,
2520 [CAMSS_TOP_AHB_CLK_SRC] = &camss_top_ahb_clk_src.clkr,
2521 [CRYPTO_CLK_SRC] = &crypto_clk_src.clkr,
2522 [CSI0_CLK_SRC] = &csi0_clk_src.clkr,
2523 [CSI0PHYTIMER_CLK_SRC] = &csi0phytimer_clk_src.clkr,
2524 [CSI1_CLK_SRC] = &csi1_clk_src.clkr,
2525 [ESC0_CLK_SRC] = &esc0_clk_src.clkr,
2526 [GFX3D_CLK_SRC] = &gfx3d_clk_src.clkr,
2527 [GP1_CLK_SRC] = &gp1_clk_src.clkr,
2528 [GP2_CLK_SRC] = &gp2_clk_src.clkr,
2529 [GP3_CLK_SRC] = &gp3_clk_src.clkr,
2530 [MCLK0_CLK_SRC] = &mclk0_clk_src.clkr,
2531 [MCLK1_CLK_SRC] = &mclk1_clk_src.clkr,
2532 [MDP_CLK_SRC] = &mdp_clk_src.clkr,
2533 [PCLK0_CLK_SRC] = &pclk0_clk_src.clkr,
2534 [PCNOC_BFDCD_CLK_SRC] = &pcnoc_bfdcd_clk_src.clkr,
2535 [PDM2_CLK_SRC] = &pdm2_clk_src.clkr,
2536 [SDCC1_APPS_CLK_SRC] = &sdcc1_apps_clk_src.clkr,
2537 [SDCC2_APPS_CLK_SRC] = &sdcc2_apps_clk_src.clkr,
2538 [SYSTEM_NOC_BFDCD_CLK_SRC] = &system_noc_bfdcd_clk_src.clkr,
2539 [USB_HS_SYSTEM_CLK_SRC] = &usb_hs_system_clk_src.clkr,
2540 [VCODEC0_CLK_SRC] = &vcodec0_clk_src.clkr,
2541 [VFE0_CLK_SRC] = &vfe0_clk_src.clkr,
2542 [VSYNC_CLK_SRC] = &vsync_clk_src.clkr,
2543 [GCC_APSS_TCU_CLK] = &gcc_apss_tcu_clk.clkr,
2544 [GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
2545 [GCC_BLSP1_SLEEP_CLK] = &gcc_blsp1_sleep_clk.clkr,
2546 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
2547 [GCC_CRYPTO_CLK] = &gcc_crypto_clk.clkr,
2548 [GCC_CRYPTO_AHB_CLK] = &gcc_crypto_ahb_clk.clkr,
2549 [GCC_CRYPTO_AXI_CLK] = &gcc_crypto_axi_clk.clkr,
2550 [GCC_GFX_TBU_CLK] = &gcc_gfx_tbu_clk.clkr,
2551 [GCC_GFX_TCU_CLK] = &gcc_gfx_tcu_clk.clkr,
2552 [GCC_GTCU_AHB_CLK] = &gcc_gtcu_ahb_clk.clkr,
2553 [GCC_MDP_TBU_CLK] = &gcc_mdp_tbu_clk.clkr,
2554 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
2555 [GCC_SMMU_CFG_CLK] = &gcc_smmu_cfg_clk.clkr,
2556 [GCC_VENUS_TBU_CLK] = &gcc_venus_tbu_clk.clkr,
2557 [GCC_VFE_TBU_CLK] = &gcc_vfe_tbu_clk.clkr,
2558 [GCC_BIMC_GFX_CLK] = &gcc_bimc_gfx_clk.clkr,
2559 [GCC_BIMC_GPU_CLK] = &gcc_bimc_gpu_clk.clkr,
2560 [GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
2561 [GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
2562 [GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
2563 [GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
2564 [GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
2565 [GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
2566 [GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
2567 [GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
2568 [GCC_BLSP1_QUP5_I2C_APPS_CLK] = &gcc_blsp1_qup5_i2c_apps_clk.clkr,
2569 [GCC_BLSP1_QUP5_SPI_APPS_CLK] = &gcc_blsp1_qup5_spi_apps_clk.clkr,
2570 [GCC_BLSP1_QUP6_I2C_APPS_CLK] = &gcc_blsp1_qup6_i2c_apps_clk.clkr,
2571 [GCC_BLSP1_QUP6_SPI_APPS_CLK] = &gcc_blsp1_qup6_spi_apps_clk.clkr,
2572 [GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
2573 [GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
2574 [GCC_CAMSS_AHB_CLK] = &gcc_camss_ahb_clk.clkr,
2575 [GCC_CAMSS_CSI0_CLK] = &gcc_camss_csi0_clk.clkr,
2576 [GCC_CAMSS_CSI0_AHB_CLK] = &gcc_camss_csi0_ahb_clk.clkr,
2577 [GCC_CAMSS_CSI0PHY_CLK] = &gcc_camss_csi0phy_clk.clkr,
2578 [GCC_CAMSS_CSI0PHYTIMER_CLK] = &gcc_camss_csi0phytimer_clk.clkr,
2579 [GCC_CAMSS_CSI0PIX_CLK] = &gcc_camss_csi0pix_clk.clkr,
2580 [GCC_CAMSS_CSI0RDI_CLK] = &gcc_camss_csi0rdi_clk.clkr,
2581 [GCC_CAMSS_CSI1_CLK] = &gcc_camss_csi1_clk.clkr,
2582 [GCC_CAMSS_CSI1_AHB_CLK] = &gcc_camss_csi1_ahb_clk.clkr,
2583 [GCC_CAMSS_CSI1PHY_CLK] = &gcc_camss_csi1phy_clk.clkr,
2584 [GCC_CAMSS_CSI1PIX_CLK] = &gcc_camss_csi1pix_clk.clkr,
2585 [GCC_CAMSS_CSI1RDI_CLK] = &gcc_camss_csi1rdi_clk.clkr,
2586 [GCC_CAMSS_CSI_VFE0_CLK] = &gcc_camss_csi_vfe0_clk.clkr,
2587 [GCC_CAMSS_GP0_CLK] = &gcc_camss_gp0_clk.clkr,
2588 [GCC_CAMSS_GP1_CLK] = &gcc_camss_gp1_clk.clkr,
2589 [GCC_CAMSS_ISPIF_AHB_CLK] = &gcc_camss_ispif_ahb_clk.clkr,
2590 [GCC_CAMSS_MCLK0_CLK] = &gcc_camss_mclk0_clk.clkr,
2591 [GCC_CAMSS_MCLK1_CLK] = &gcc_camss_mclk1_clk.clkr,
2592 [GCC_CAMSS_TOP_AHB_CLK] = &gcc_camss_top_ahb_clk.clkr,
2593 [GCC_CAMSS_VFE0_CLK] = &gcc_camss_vfe0_clk.clkr,
2594 [GCC_CAMSS_VFE_AHB_CLK] = &gcc_camss_vfe_ahb_clk.clkr,
2595 [GCC_CAMSS_VFE_AXI_CLK] = &gcc_camss_vfe_axi_clk.clkr,
2596 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
2597 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
2598 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
2599 [GCC_MDSS_AHB_CLK] = &gcc_mdss_ahb_clk.clkr,
2600 [GCC_MDSS_AXI_CLK] = &gcc_mdss_axi_clk.clkr,
2601 [GCC_MDSS_BYTE0_CLK] = &gcc_mdss_byte0_clk.clkr,
2602 [GCC_MDSS_ESC0_CLK] = &gcc_mdss_esc0_clk.clkr,
2603 [GCC_MDSS_MDP_CLK] = &gcc_mdss_mdp_clk.clkr,
2604 [GCC_MDSS_PCLK0_CLK] = &gcc_mdss_pclk0_clk.clkr,
2605 [GCC_MDSS_VSYNC_CLK] = &gcc_mdss_vsync_clk.clkr,
2606 [GCC_MSS_CFG_AHB_CLK] = &gcc_mss_cfg_ahb_clk.clkr,
2607 [GCC_MSS_Q6_BIMC_AXI_CLK] = &gcc_mss_q6_bimc_axi_clk.clkr,
2608 [GCC_OXILI_AHB_CLK] = &gcc_oxili_ahb_clk.clkr,
2609 [GCC_OXILI_GFX3D_CLK] = &gcc_oxili_gfx3d_clk.clkr,
2610 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
2611 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
2612 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
2613 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
2614 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
2615 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
2616 [GCC_USB2A_PHY_SLEEP_CLK] = &gcc_usb2a_phy_sleep_clk.clkr,
2617 [GCC_USB_HS_AHB_CLK] = &gcc_usb_hs_ahb_clk.clkr,
2618 [GCC_USB_HS_PHY_CFG_AHB_CLK] = &gcc_usb_hs_phy_cfg_ahb_clk.clkr,
2619 [GCC_USB_HS_SYSTEM_CLK] = &gcc_usb_hs_system_clk.clkr,
2620 [GCC_VENUS0_AHB_CLK] = &gcc_venus0_ahb_clk.clkr,
2621 [GCC_VENUS0_AXI_CLK] = &gcc_venus0_axi_clk.clkr,
2622 [GCC_VENUS0_CORE0_VCODEC0_CLK] = &gcc_venus0_core0_vcodec0_clk.clkr,
2623 [GCC_VENUS0_VCODEC0_CLK] = &gcc_venus0_vcodec0_clk.clkr,