Lines Matching refs:RZG2L_PORT_PINMUX

136 		pinmux = <RZG2L_PORT_PINMUX(6, 2, 1)>; /* ADC_TRG */
140 		pinmux = <RZG2L_PORT_PINMUX(4, 5, 1)>, /* ET0_LINKSTA */
141 			 <RZG2L_PORT_PINMUX(4, 3, 1)>, /* ET0_MDC */
142 			 <RZG2L_PORT_PINMUX(4, 4, 1)>, /* ET0_MDIO */
143 			 <RZG2L_PORT_PINMUX(1, 0, 1)>, /* ET0_TXC */
144 			 <RZG2L_PORT_PINMUX(1, 1, 1)>, /* ET0_TX_CTL */
145 			 <RZG2L_PORT_PINMUX(1, 2, 1)>, /* ET0_TXD0 */
146 			 <RZG2L_PORT_PINMUX(1, 3, 1)>, /* ET0_TXD1 */
147 			 <RZG2L_PORT_PINMUX(1, 4, 1)>, /* ET0_TXD2 */
148 			 <RZG2L_PORT_PINMUX(2, 0, 1)>, /* ET0_TXD3 */
149 			 <RZG2L_PORT_PINMUX(3, 0, 1)>, /* ET0_RXC */
150 			 <RZG2L_PORT_PINMUX(3, 1, 1)>, /* ET0_RX_CTL */
151 			 <RZG2L_PORT_PINMUX(3, 2, 1)>, /* ET0_RXD0 */
152 			 <RZG2L_PORT_PINMUX(3, 3, 1)>, /* ET0_RXD1 */
153 			 <RZG2L_PORT_PINMUX(4, 0, 1)>, /* ET0_RXD2 */
154 			 <RZG2L_PORT_PINMUX(4, 1, 1)>; /* ET0_RXD3 */
158 		pinmux = <RZG2L_PORT_PINMUX(10, 4, 1)>, /* ET1_LINKSTA */
159 			 <RZG2L_PORT_PINMUX(10, 2, 1)>, /* ET1_MDC */
160 			 <RZG2L_PORT_PINMUX(10, 3, 1)>, /* ET1_MDIO */
161 			 <RZG2L_PORT_PINMUX(7, 0, 1)>, /* ET1_TXC */
162 			 <RZG2L_PORT_PINMUX(7, 1, 1)>, /* ET1_TX_CTL */
163 			 <RZG2L_PORT_PINMUX(7, 2, 1)>, /* ET1_TXD0 */
164 			 <RZG2L_PORT_PINMUX(7, 3, 1)>, /* ET1_TXD1 */
165 			 <RZG2L_PORT_PINMUX(7, 4, 1)>, /* ET1_TXD2 */
166 			 <RZG2L_PORT_PINMUX(8, 0, 1)>, /* ET1_TXD3 */
167 			 <RZG2L_PORT_PINMUX(8, 4, 1)>, /* ET1_RXC */
168 			 <RZG2L_PORT_PINMUX(9, 0, 1)>, /* ET1_RX_CTL */
169 			 <RZG2L_PORT_PINMUX(9, 1, 1)>, /* ET1_RXD0 */
170 			 <RZG2L_PORT_PINMUX(9, 2, 1)>, /* ET1_RXD1 */
171 			 <RZG2L_PORT_PINMUX(9, 3, 1)>, /* ET1_RXD2 */
172 			 <RZG2L_PORT_PINMUX(10, 0, 1)>; /* ET1_RXD3 */
205 			pinmux = <RZG2L_PORT_PINMUX(0, 0, 1)>; /* SD0_CD */
221 			pinmux = <RZG2L_PORT_PINMUX(0, 0, 1)>; /* SD0_CD */
226 		pinmux = <RZG2L_PORT_PINMUX(4, 0, 2)>, /* CK */
227 			 <RZG2L_PORT_PINMUX(4, 1, 2)>, /* MOSI */
228 			 <RZG2L_PORT_PINMUX(4, 2, 2)>, /* MISO */
229 			 <RZG2L_PORT_PINMUX(4, 3, 2)>; /* SSL */