Lines Matching refs:RZG2L_PORT_PINMUX
161 pinmux = <RZG2L_PORT_PINMUX(9, 0, 2)>; /* ADC_TRG */
165 pinmux = <RZG2L_PORT_PINMUX(28, 1, 1)>, /* ET0_LINKSTA */
166 <RZG2L_PORT_PINMUX(27, 1, 1)>, /* ET0_MDC */
167 <RZG2L_PORT_PINMUX(28, 0, 1)>, /* ET0_MDIO */
168 <RZG2L_PORT_PINMUX(20, 0, 1)>, /* ET0_TXC */
169 <RZG2L_PORT_PINMUX(20, 1, 1)>, /* ET0_TX_CTL */
170 <RZG2L_PORT_PINMUX(20, 2, 1)>, /* ET0_TXD0 */
171 <RZG2L_PORT_PINMUX(21, 0, 1)>, /* ET0_TXD1 */
172 <RZG2L_PORT_PINMUX(21, 1, 1)>, /* ET0_TXD2 */
173 <RZG2L_PORT_PINMUX(22, 0, 1)>, /* ET0_TXD3 */
174 <RZG2L_PORT_PINMUX(24, 0, 1)>, /* ET0_RXC */
175 <RZG2L_PORT_PINMUX(24, 1, 1)>, /* ET0_RX_CTL */
176 <RZG2L_PORT_PINMUX(25, 0, 1)>, /* ET0_RXD0 */
177 <RZG2L_PORT_PINMUX(25, 1, 1)>, /* ET0_RXD1 */
178 <RZG2L_PORT_PINMUX(26, 0, 1)>, /* ET0_RXD2 */
179 <RZG2L_PORT_PINMUX(26, 1, 1)>, /* ET0_RXD3 */
180 <RZG2L_PORT_PINMUX(1, 0, 1)>; /* IRQ2 */
184 pinmux = <RZG2L_PORT_PINMUX(37, 2, 1)>, /* ET1_LINKSTA */
185 <RZG2L_PORT_PINMUX(37, 0, 1)>, /* ET1_MDC */
186 <RZG2L_PORT_PINMUX(37, 1, 1)>, /* ET1_MDIO */
187 <RZG2L_PORT_PINMUX(29, 0, 1)>, /* ET1_TXC */
188 <RZG2L_PORT_PINMUX(29, 1, 1)>, /* ET1_TX_CTL */
189 <RZG2L_PORT_PINMUX(30, 0, 1)>, /* ET1_TXD0 */
190 <RZG2L_PORT_PINMUX(30, 1, 1)>, /* ET1_TXD1 */
191 <RZG2L_PORT_PINMUX(31, 0, 1)>, /* ET1_TXD2 */
192 <RZG2L_PORT_PINMUX(31, 1, 1)>, /* ET1_TXD3 */
193 <RZG2L_PORT_PINMUX(33, 1, 1)>, /* ET1_RXC */
194 <RZG2L_PORT_PINMUX(34, 0, 1)>, /* ET1_RX_CTL */
195 <RZG2L_PORT_PINMUX(34, 1, 1)>, /* ET1_RXD0 */
196 <RZG2L_PORT_PINMUX(35, 0, 1)>, /* ET1_RXD1 */
197 <RZG2L_PORT_PINMUX(35, 1, 1)>, /* ET1_RXD2 */
198 <RZG2L_PORT_PINMUX(36, 0, 1)>, /* ET1_RXD3 */
199 <RZG2L_PORT_PINMUX(1, 1, 1)>; /* IRQ3 */
265 pinmux = <RZG2L_PORT_PINMUX(47, 0, 2)>; /* SD0_CD */
281 pinmux = <RZG2L_PORT_PINMUX(47, 0, 2)>; /* SD0_CD */