Lines Matching full:tegra_car
44 clocks = <&tegra_car TEGRA124_CLK_PCIE>,
45 <&tegra_car TEGRA124_CLK_AFI>,
46 <&tegra_car TEGRA124_CLK_PLL_E>,
47 <&tegra_car TEGRA124_CLK_CML0>;
49 resets = <&tegra_car 70>,
50 <&tegra_car 72>,
51 <&tegra_car 74>;
91 clocks = <&tegra_car TEGRA124_CLK_HOST1X>;
93 resets = <&tegra_car 28>;
105 clocks = <&tegra_car TEGRA124_CLK_DISP1>;
107 resets = <&tegra_car 27>;
119 clocks = <&tegra_car TEGRA124_CLK_DISP2>;
121 resets = <&tegra_car 26>;
133 clocks = <&tegra_car TEGRA124_CLK_HDMI>,
134 <&tegra_car TEGRA124_CLK_PLL_D2_OUT0>;
136 resets = <&tegra_car 51>;
145 clocks = <&tegra_car TEGRA124_CLK_SOR0>,
146 <&tegra_car TEGRA124_CLK_SOR0_OUT>,
147 <&tegra_car TEGRA124_CLK_PLL_D_OUT0>,
148 <&tegra_car TEGRA124_CLK_PLL_DP>,
149 <&tegra_car TEGRA124_CLK_CLK_M>;
151 resets = <&tegra_car 182>;
160 clocks = <&tegra_car TEGRA124_CLK_DPAUX>,
161 <&tegra_car TEGRA124_CLK_PLL_DP>;
163 resets = <&tegra_car 181>;
194 clocks = <&tegra_car TEGRA124_CLK_GPU>,
195 <&tegra_car TEGRA124_CLK_PLL_P_OUT5>;
197 resets = <&tegra_car 184>;
223 clocks = <&tegra_car TEGRA124_CLK_TIMER>;
227 tegra_car: clock@60006000 { label
244 clocks = <&tegra_car TEGRA124_CLK_ACTMON>,
245 <&tegra_car TEGRA124_CLK_EMC>;
247 resets = <&tegra_car 119>;
307 clocks = <&tegra_car TEGRA124_CLK_APBDMA>;
309 resets = <&tegra_car 34>;
340 clocks = <&tegra_car TEGRA124_CLK_UARTA>;
342 resets = <&tegra_car 6>;
354 clocks = <&tegra_car TEGRA124_CLK_UARTB>;
356 resets = <&tegra_car 7>;
368 clocks = <&tegra_car TEGRA124_CLK_UARTC>;
370 resets = <&tegra_car 55>;
382 clocks = <&tegra_car TEGRA124_CLK_UARTD>;
384 resets = <&tegra_car 65>;
395 clocks = <&tegra_car TEGRA124_CLK_PWM>;
397 resets = <&tegra_car 17>;
408 clocks = <&tegra_car TEGRA124_CLK_I2C1>;
410 resets = <&tegra_car 12>;
423 clocks = <&tegra_car TEGRA124_CLK_I2C2>;
425 resets = <&tegra_car 54>;
438 clocks = <&tegra_car TEGRA124_CLK_I2C3>;
440 resets = <&tegra_car 67>;
453 clocks = <&tegra_car TEGRA124_CLK_I2C4>;
455 resets = <&tegra_car 103>;
468 clocks = <&tegra_car TEGRA124_CLK_I2C5>;
470 resets = <&tegra_car 47>;
483 clocks = <&tegra_car TEGRA124_CLK_I2C6>;
485 resets = <&tegra_car 166>;
498 clocks = <&tegra_car TEGRA124_CLK_SBC1>;
500 resets = <&tegra_car 41>;
513 clocks = <&tegra_car TEGRA124_CLK_SBC2>;
515 resets = <&tegra_car 44>;
528 clocks = <&tegra_car TEGRA124_CLK_SBC3>;
530 resets = <&tegra_car 46>;
543 clocks = <&tegra_car TEGRA124_CLK_SBC4>;
545 resets = <&tegra_car 68>;
558 clocks = <&tegra_car TEGRA124_CLK_SBC5>;
560 resets = <&tegra_car 104>;
573 clocks = <&tegra_car TEGRA124_CLK_SBC6>;
575 resets = <&tegra_car 105>;
586 clocks = <&tegra_car TEGRA124_CLK_RTC>;
593 clocks = <&tegra_car TEGRA124_CLK_PCLK>, <&clk32k_in>;
601 clocks = <&tegra_car TEGRA124_CLK_FUSE>;
603 resets = <&tegra_car 39>;
610 clocks = <&tegra_car TEGRA124_CLK_MC>;
623 clocks = <&tegra_car TEGRA124_CLK_EMC>;
637 clocks = <&tegra_car TEGRA124_CLK_SATA>,
638 <&tegra_car TEGRA124_CLK_SATA_OOB>;
640 resets = <&tegra_car 124>,
641 <&tegra_car 129>,
642 <&tegra_car 123>;
652 clocks = <&tegra_car TEGRA124_CLK_HDA>,
653 <&tegra_car TEGRA124_CLK_HDA2HDMI>,
654 <&tegra_car TEGRA124_CLK_HDA2CODEC_2X>;
656 resets = <&tegra_car 125>, /* hda */
657 <&tegra_car 128>, /* hda2hdmi */
658 <&tegra_car 111>; /* hda2codec_2x */
673 clocks = <&tegra_car TEGRA124_CLK_XUSB_HOST>,
674 <&tegra_car TEGRA124_CLK_XUSB_HOST_SRC>,
675 <&tegra_car TEGRA124_CLK_XUSB_FALCON_SRC>,
676 <&tegra_car TEGRA124_CLK_XUSB_SS>,
677 <&tegra_car TEGRA124_CLK_XUSB_SS_DIV2>,
678 <&tegra_car TEGRA124_CLK_XUSB_SS_SRC>,
679 <&tegra_car TEGRA124_CLK_XUSB_HS_SRC>,
680 <&tegra_car TEGRA124_CLK_XUSB_FS_SRC>,
681 <&tegra_car TEGRA124_CLK_PLL_U_480M>,
682 <&tegra_car TEGRA124_CLK_CLK_M>,
683 <&tegra_car TEGRA124_CLK_PLL_E>;
689 resets = <&tegra_car 89>, <&tegra_car 156>,
690 <&tegra_car 143>;
702 resets = <&tegra_car 142>;
832 clocks = <&tegra_car TEGRA124_CLK_SDMMC1>;
834 resets = <&tegra_car 14>;
843 clocks = <&tegra_car TEGRA124_CLK_SDMMC2>;
845 resets = <&tegra_car 9>;
854 clocks = <&tegra_car TEGRA124_CLK_SDMMC3>;
856 resets = <&tegra_car 69>;
865 clocks = <&tegra_car TEGRA124_CLK_SDMMC4>;
867 resets = <&tegra_car 15>;
880 clocks = <&tegra_car TEGRA124_CLK_TSENSOR>,
881 <&tegra_car TEGRA124_CLK_SOC_THERM>;
883 resets = <&tegra_car 78>;
1019 clocks = <&tegra_car TEGRA124_CLK_D_AUDIO>,
1020 <&tegra_car TEGRA124_CLK_APBIF>;
1022 resets = <&tegra_car 106>, /* d_audio */
1023 <&tegra_car 107>, /* apbif */
1024 <&tegra_car 30>, /* i2s0 */
1025 <&tegra_car 11>, /* i2s1 */
1026 <&tegra_car 18>, /* i2s2 */
1027 <&tegra_car 101>, /* i2s3 */
1028 <&tegra_car 102>, /* i2s4 */
1029 <&tegra_car 108>, /* dam0 */
1030 <&tegra_car 109>, /* dam1 */
1031 <&tegra_car 110>, /* dam2 */
1032 <&tegra_car 10>, /* spdif */
1033 <&tegra_car 153>, /* amx */
1034 <&tegra_car 185>, /* amx1 */
1035 <&tegra_car 154>, /* adx */
1036 <&tegra_car 180>, /* adx1 */
1037 <&tegra_car 186>, /* afc0 */
1038 <&tegra_car 187>, /* afc1 */
1039 <&tegra_car 188>, /* afc2 */
1040 <&tegra_car 189>, /* afc3 */
1041 <&tegra_car 190>, /* afc4 */
1042 <&tegra_car 191>; /* afc5 */
1069 clocks = <&tegra_car TEGRA124_CLK_I2S0>;
1071 resets = <&tegra_car 30>;
1080 clocks = <&tegra_car TEGRA124_CLK_I2S1>;
1082 resets = <&tegra_car 11>;
1091 clocks = <&tegra_car TEGRA124_CLK_I2S2>;
1093 resets = <&tegra_car 18>;
1102 clocks = <&tegra_car TEGRA124_CLK_I2S3>;
1104 resets = <&tegra_car 101>;
1113 clocks = <&tegra_car TEGRA124_CLK_I2S4>;
1115 resets = <&tegra_car 102>;
1126 clocks = <&tegra_car TEGRA124_CLK_USBD>;
1128 resets = <&tegra_car 22>;
1140 clocks = <&tegra_car TEGRA124_CLK_USBD>,
1141 <&tegra_car TEGRA124_CLK_PLL_U>,
1142 <&tegra_car TEGRA124_CLK_USBD>;
1144 resets = <&tegra_car 22>, <&tegra_car 22>;
1167 clocks = <&tegra_car TEGRA124_CLK_USB2>;
1169 resets = <&tegra_car 58>;
1181 clocks = <&tegra_car TEGRA124_CLK_USB2>,
1182 <&tegra_car TEGRA124_CLK_PLL_U>,
1183 <&tegra_car TEGRA124_CLK_USBD>;
1185 resets = <&tegra_car 58>, <&tegra_car 22>;
1207 clocks = <&tegra_car TEGRA124_CLK_USB3>;
1209 resets = <&tegra_car 59>;
1221 clocks = <&tegra_car TEGRA124_CLK_USB3>,
1222 <&tegra_car TEGRA124_CLK_PLL_U>,
1223 <&tegra_car TEGRA124_CLK_USBD>;
1225 resets = <&tegra_car 59>, <&tegra_car 22>;