Lines Matching full:tegra_car

39 		clocks = <&tegra_car TEGRA114_CLK_HOST1X>;
41 		resets = <&tegra_car 28>, <&mc TEGRA114_MC_RESET_HC>;
54 			clocks = <&tegra_car TEGRA114_CLK_GR2D>;
55 			resets = <&tegra_car 21>, <&mc TEGRA114_MC_RESET_2D>;
64 			clocks = <&tegra_car TEGRA114_CLK_GR3D>;
65 			resets = <&tegra_car 24>, <&mc TEGRA114_MC_RESET_3D>;
75 			clocks = <&tegra_car TEGRA114_CLK_DISP1>,
76 				 <&tegra_car TEGRA114_CLK_PLL_P>;
78 			resets = <&tegra_car 27>;
94 			clocks = <&tegra_car TEGRA114_CLK_DISP2>,
95 				 <&tegra_car TEGRA114_CLK_PLL_P>;
97 			resets = <&tegra_car 26>;
113 			clocks = <&tegra_car TEGRA114_CLK_HDMI>,
114 				 <&tegra_car TEGRA114_CLK_PLL_D2_OUT0>;
116 			resets = <&tegra_car 51>;
124 			clocks = <&tegra_car TEGRA114_CLK_DSIA>,
125 				 <&tegra_car TEGRA114_CLK_DSIALP>,
126 				 <&tegra_car TEGRA114_CLK_PLL_D_OUT0>;
128 			resets = <&tegra_car 48>;
140 			clocks = <&tegra_car TEGRA114_CLK_DSIB>,
141 				 <&tegra_car TEGRA114_CLK_DSIBLP>,
142 				 <&tegra_car TEGRA114_CLK_PLL_D2_OUT0>;
144 			resets = <&tegra_car 82>;
188 		clocks = <&tegra_car TEGRA114_CLK_TIMER>;
191 	tegra_car: clock@60006000 {  label
238 		clocks = <&tegra_car TEGRA114_CLK_APBDMA>;
239 		resets = <&tegra_car 34>;
285 		clocks = <&tegra_car TEGRA114_CLK_VDE>;
287 		resets = <&tegra_car 61>, <&mc TEGRA114_MC_RESET_VDE>;
316 		clocks = <&tegra_car TEGRA114_CLK_UARTA>;
317 		resets = <&tegra_car 6>;
329 		clocks = <&tegra_car TEGRA114_CLK_UARTB>;
330 		resets = <&tegra_car 7>;
342 		clocks = <&tegra_car TEGRA114_CLK_UARTC>;
343 		resets = <&tegra_car 55>;
355 		clocks = <&tegra_car TEGRA114_CLK_UARTD>;
356 		resets = <&tegra_car 65>;
367 		clocks = <&tegra_car TEGRA114_CLK_PWM>;
368 		resets = <&tegra_car 17>;
379 		clocks = <&tegra_car TEGRA114_CLK_I2C1>;
381 		resets = <&tegra_car 12>;
394 		clocks = <&tegra_car TEGRA114_CLK_I2C2>;
396 		resets = <&tegra_car 54>;
409 		clocks = <&tegra_car TEGRA114_CLK_I2C3>;
411 		resets = <&tegra_car 67>;
424 		clocks = <&tegra_car TEGRA114_CLK_I2C4>;
426 		resets = <&tegra_car 103>;
439 		clocks = <&tegra_car TEGRA114_CLK_I2C5>;
441 		resets = <&tegra_car 47>;
454 		clocks = <&tegra_car TEGRA114_CLK_SBC1>;
456 		resets = <&tegra_car 41>;
469 		clocks = <&tegra_car TEGRA114_CLK_SBC2>;
471 		resets = <&tegra_car 44>;
484 		clocks = <&tegra_car TEGRA114_CLK_SBC3>;
486 		resets = <&tegra_car 46>;
499 		clocks = <&tegra_car TEGRA114_CLK_SBC4>;
501 		resets = <&tegra_car 68>;
514 		clocks = <&tegra_car TEGRA114_CLK_SBC5>;
516 		resets = <&tegra_car 104>;
529 		clocks = <&tegra_car TEGRA114_CLK_SBC6>;
531 		resets = <&tegra_car 105>;
542 		clocks = <&tegra_car TEGRA114_CLK_RTC>;
549 		clocks = <&tegra_car TEGRA114_CLK_KBC>;
550 		resets = <&tegra_car 36>;
558 		clocks = <&tegra_car TEGRA114_CLK_PCLK>, <&clk32k_in>;
566 		clocks = <&tegra_car TEGRA114_CLK_FUSE>;
568 		resets = <&tegra_car 39>;
575 		clocks = <&tegra_car TEGRA114_CLK_MC>;
590 		clocks = <&tegra_car TEGRA114_CLK_D_AUDIO>,
591 			 <&tegra_car TEGRA114_CLK_APBIF>;
593 		resets = <&tegra_car 106>, /* d_audio */
594 			 <&tegra_car 107>, /* apbif */
595 			 <&tegra_car 30>,  /* i2s0 */
596 			 <&tegra_car 11>,  /* i2s1 */
597 			 <&tegra_car 18>,  /* i2s2 */
598 			 <&tegra_car 101>, /* i2s3 */
599 			 <&tegra_car 102>, /* i2s4 */
600 			 <&tegra_car 108>, /* dam0 */
601 			 <&tegra_car 109>, /* dam1 */
602 			 <&tegra_car 110>, /* dam2 */
603 			 <&tegra_car 10>,  /* spdif */
604 			 <&tegra_car 153>, /* amx */
605 			 <&tegra_car 154>; /* adx */
631 			clocks = <&tegra_car TEGRA114_CLK_I2S0>;
632 			resets = <&tegra_car 30>;
641 			clocks = <&tegra_car TEGRA114_CLK_I2S1>;
642 			resets = <&tegra_car 11>;
651 			clocks = <&tegra_car TEGRA114_CLK_I2S2>;
652 			resets = <&tegra_car 18>;
661 			clocks = <&tegra_car TEGRA114_CLK_I2S3>;
662 			resets = <&tegra_car 101>;
671 			clocks = <&tegra_car TEGRA114_CLK_I2S4>;
672 			resets = <&tegra_car 102>;
681 		clocks = <&tegra_car TEGRA114_CLK_MIPI_CAL>;
689 		clocks = <&tegra_car TEGRA114_CLK_SDMMC1>;
691 		resets = <&tegra_car 14>;
700 		clocks = <&tegra_car TEGRA114_CLK_SDMMC2>;
702 		resets = <&tegra_car 9>;
711 		clocks = <&tegra_car TEGRA114_CLK_SDMMC3>;
713 		resets = <&tegra_car 69>;
722 		clocks = <&tegra_car TEGRA114_CLK_SDMMC4>;
724 		resets = <&tegra_car 15>;
734 		clocks = <&tegra_car TEGRA114_CLK_USBD>;
735 		resets = <&tegra_car 22>;
747 		clocks = <&tegra_car TEGRA114_CLK_USBD>,
748 			 <&tegra_car TEGRA114_CLK_PLL_U>,
749 			 <&tegra_car TEGRA114_CLK_USBD>;
751 		resets = <&tegra_car 22>, <&tegra_car 22>;
774 		clocks = <&tegra_car TEGRA114_CLK_USB3>;
775 		resets = <&tegra_car 59>;
787 		clocks = <&tegra_car TEGRA114_CLK_USB3>,
788 			 <&tegra_car TEGRA114_CLK_PLL_U>,
789 			 <&tegra_car TEGRA114_CLK_USBD>;
791 		resets = <&tegra_car 59>, <&tegra_car 22>;