Lines Matching full:tegra_car
116 clocks = <&tegra_car TEGRA20_CLK_VI>;
117 resets = <&tegra_car 100>;
129 assigned-clocks = <&tegra_car TEGRA210_CLK_VI>;
130 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_C4_OUT0>;
132 clocks = <&tegra_car TEGRA210_CLK_VI>;
143 assigned-clocks = <&tegra_car TEGRA210_CLK_CILAB>,
144 <&tegra_car TEGRA210_CLK_CILCD>,
145 <&tegra_car TEGRA210_CLK_CILE>,
146 <&tegra_car TEGRA210_CLK_CSI_TPG>;
147 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_P>,
148 <&tegra_car TEGRA210_CLK_PLL_P>,
149 <&tegra_car TEGRA210_CLK_PLL_P>;
155 clocks = <&tegra_car TEGRA210_CLK_CSI>,
156 <&tegra_car TEGRA210_CLK_CILAB>,
157 <&tegra_car TEGRA210_CLK_CILCD>,
158 <&tegra_car TEGRA210_CLK_CILE>,
159 <&tegra_car TEGRA210_CLK_CSI_TPG>;