Lines Matching full:tegra_car

245         clocks = <&tegra_car TEGRA20_CLK_HOST1X>;
247         resets = <&tegra_car 28>, <&mc TEGRA20_MC_RESET_HC>;
259             clocks = <&tegra_car TEGRA20_CLK_MPE>;
260             resets = <&tegra_car 60>;
268             clocks = <&tegra_car TEGRA20_CLK_VI>;
269             resets = <&tegra_car 100>;
277             clocks = <&tegra_car TEGRA20_CLK_EPP>;
278             resets = <&tegra_car 19>;
286             clocks = <&tegra_car TEGRA20_CLK_ISP>;
287             resets = <&tegra_car 23>;
295             clocks = <&tegra_car TEGRA20_CLK_GR2D>;
296             resets = <&tegra_car 21>, <&mc TEGRA20_MC_RESET_2D>;
303             clocks = <&tegra_car TEGRA20_CLK_GR3D>;
304             resets = <&tegra_car 24>, <&mc TEGRA20_MC_RESET_3D>;
312             clocks = <&tegra_car TEGRA20_CLK_DISP1>;
314             resets = <&tegra_car 27>;
325             clocks = <&tegra_car TEGRA20_CLK_DISP2>;
327             resets = <&tegra_car 26>;
338             clocks = <&tegra_car TEGRA20_CLK_HDMI>,
339                      <&tegra_car TEGRA20_CLK_PLL_D_OUT0>;
341             resets = <&tegra_car 51>;
356             clocks = <&tegra_car TEGRA20_CLK_TVO>;
362             clocks = <&tegra_car TEGRA20_CLK_DSI>,
363                      <&tegra_car TEGRA20_CLK_PLL_D_OUT0>;
365             resets = <&tegra_car 48>;
381         clocks = <&tegra_car TEGRA210_CLK_HOST1X>;
383         resets = <&tegra_car 28>;
396             assigned-clocks = <&tegra_car TEGRA210_CLK_VI>;
397             assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_C4_OUT0>;
399             clocks = <&tegra_car TEGRA210_CLK_VI>;
410                 assigned-clocks = <&tegra_car TEGRA210_CLK_CILAB>,
411                                   <&tegra_car TEGRA210_CLK_CILCD>,
412                                   <&tegra_car TEGRA210_CLK_CILE>,
413                                   <&tegra_car TEGRA210_CLK_CSI_TPG>;
414                 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_P>,
415                                          <&tegra_car TEGRA210_CLK_PLL_P>,
416                                          <&tegra_car TEGRA210_CLK_PLL_P>;
422                 clocks = <&tegra_car TEGRA210_CLK_CSI>,
423                          <&tegra_car TEGRA210_CLK_CILAB>,
424                          <&tegra_car TEGRA210_CLK_CILCD>,
425                          <&tegra_car TEGRA210_CLK_CILE>,
426                          <&tegra_car TEGRA210_CLK_CSI_TPG>;