51 #define UDCCR	 0x0000 /* UDC Control Register */  macro
353 	u32 udccr = udc_get_reg(dev, UDCCR);  in udc_set_mask_UDCCR()
355 	udc_set_reg(dev, (udccr & UDCCR_MASK_BITS) | (mask & UDCCR_MASK_BITS), UDCCR);  in udc_set_mask_UDCCR()
360 	u32 udccr = udc_get_reg(dev, UDCCR);  in udc_clear_mask_UDCCR()
362 	udc_set_reg(dev, (udccr & UDCCR_MASK_BITS) & ~(mask & UDCCR_MASK_BITS), UDCCR);  in udc_clear_mask_UDCCR()
368 	u32 udccr = udc_get_reg(dev, UDCCR) & UDCCR_MASK_BITS;  in udc_ack_int_UDCCR()
370 	udc_set_reg(dev, udccr | (mask & ~UDCCR_MASK_BITS), UDCCR);  in udc_ack_int_UDCCR()
1259 	tmp = udc_get_reg(dev, UDCCR);  in udc_debug_show()
1427 	if (!(udc_get_reg(dev, UDCCR) & UDCCR_UDA))  in udc_enable()
1914 		u32		udccr = udc_get_reg(dev, UDCCR);  in pxa25x_udc_irq()
1948 			if ((udc_get_reg(dev, UDCCR) & UDCCR_UDA) == 0) {  in pxa25x_udc_irq()