78 	u32 padcfg0;  member
426 		void __iomem *padcfg0;  in intel_pinmux_set_mux()  local
429 		padcfg0 = intel_get_padcfg(pctrl, grp->pins[i], PADCFG0);  in intel_pinmux_set_mux()
430 		value = readl(padcfg0);  in intel_pinmux_set_mux()
439 		writel(value, padcfg0);  in intel_pinmux_set_mux()
447 static void __intel_gpio_set_direction(void __iomem *padcfg0, bool input)  in __intel_gpio_set_direction()  argument
451 	value = readl(padcfg0);  in __intel_gpio_set_direction()
459 	writel(value, padcfg0);  in __intel_gpio_set_direction()
462 static int intel_gpio_get_gpio_mode(void __iomem *padcfg0)  in intel_gpio_get_gpio_mode()  argument
464 	return (readl(padcfg0) & PADCFG0_PMODE_MASK) >> PADCFG0_PMODE_SHIFT;  in intel_gpio_get_gpio_mode()
467 static void intel_gpio_set_gpio_mode(void __iomem *padcfg0)  in intel_gpio_set_gpio_mode()  argument
472 	value = readl(padcfg0) & ~PADCFG0_PMODE_MASK;  in intel_gpio_set_gpio_mode()
476 	writel(value, padcfg0);  in intel_gpio_set_gpio_mode()
484 	void __iomem *padcfg0;  in intel_gpio_request_enable()  local
499 	padcfg0 = intel_get_padcfg(pctrl, pin, PADCFG0);  in intel_gpio_request_enable()
507 	if (intel_gpio_get_gpio_mode(padcfg0) == PADCFG0_PMODE_GPIO) {  in intel_gpio_request_enable()
512 	intel_gpio_set_gpio_mode(padcfg0);  in intel_gpio_request_enable()
515 	__intel_gpio_set_direction(padcfg0, true);  in intel_gpio_request_enable()
527 	void __iomem *padcfg0;  in intel_gpio_set_direction()  local
532 	padcfg0 = intel_get_padcfg(pctrl, pin, PADCFG0);  in intel_gpio_set_direction()
533 	__intel_gpio_set_direction(padcfg0, input);  in intel_gpio_set_direction()
719 	void __iomem *padcfg0, *padcfg2;  in intel_config_set_debounce()  local
728 	padcfg0 = intel_get_padcfg(pctrl, pin, PADCFG0);  in intel_config_set_debounce()
732 	value0 = readl(padcfg0);  in intel_config_set_debounce()
754 	writel(value0, padcfg0);  in intel_config_set_debounce()
882 	u32 padcfg0;  in intel_gpio_get()  local
893 	padcfg0 = readl(reg);  in intel_gpio_get()
894 	if (!(padcfg0 & PADCFG0_GPIOTXDIS))  in intel_gpio_get()
895 		return !!(padcfg0 & PADCFG0_GPIOTXSTATE);  in intel_gpio_get()
897 	return !!(padcfg0 & PADCFG0_GPIORXSTATE);  in intel_gpio_get()
906 	u32 padcfg0;  in intel_gpio_set()  local
918 	padcfg0 = readl(reg);  in intel_gpio_set()
920 		padcfg0 |= PADCFG0_GPIOTXSTATE;  in intel_gpio_set()
922 		padcfg0 &= ~PADCFG0_GPIOTXSTATE;  in intel_gpio_set()
923 	writel(padcfg0, reg);  in intel_gpio_set()
931 	u32 padcfg0;  in intel_gpio_get_direction()  local
942 	padcfg0 = readl(reg);  in intel_gpio_get_direction()
944 	if (padcfg0 & PADCFG0_PMODE_MASK)  in intel_gpio_get_direction()
947 	return !!(padcfg0 & PADCFG0_GPIOTXDIS);  in intel_gpio_get_direction()
1537 		pads[i].padcfg0 = val & ~PADCFG0_GPIORXSTATE;  in intel_pinctrl_suspend_noirq()
1631 		if (val != pads[i].padcfg0) {  in intel_pinctrl_resume_noirq()
1632 			writel(pads[i].padcfg0, padcfg);  in intel_pinctrl_resume_noirq()