535 	void __iomem *gpio_base;  in owl_gpio_request()  local
542 	gpio_base = pctrl->base + port->offset;  in owl_gpio_request()
549 	owl_gpio_update_reg(gpio_base + port->outen, offset, true);  in owl_gpio_request()
559 	void __iomem *gpio_base;  in owl_gpio_free()  local
566 	gpio_base = pctrl->base + port->offset;  in owl_gpio_free()
570 	owl_gpio_update_reg(gpio_base + port->outen, offset, false);  in owl_gpio_free()
573 	owl_gpio_update_reg(gpio_base + port->inen, offset, false);  in owl_gpio_free()
581 	void __iomem *gpio_base;  in owl_gpio_get()  local
589 	gpio_base = pctrl->base + port->offset;  in owl_gpio_get()
592 	val = readl_relaxed(gpio_base + port->dat);  in owl_gpio_get()
602 	void __iomem *gpio_base;  in owl_gpio_set()  local
609 	gpio_base = pctrl->base + port->offset;  in owl_gpio_set()
612 	owl_gpio_update_reg(gpio_base + port->dat, offset, value);  in owl_gpio_set()
620 	void __iomem *gpio_base;  in owl_gpio_direction_input()  local
627 	gpio_base = pctrl->base + port->offset;  in owl_gpio_direction_input()
630 	owl_gpio_update_reg(gpio_base + port->outen, offset, false);  in owl_gpio_direction_input()
631 	owl_gpio_update_reg(gpio_base + port->inen, offset, true);  in owl_gpio_direction_input()
642 	void __iomem *gpio_base;  in owl_gpio_direction_output()  local
649 	gpio_base = pctrl->base + port->offset;  in owl_gpio_direction_output()
652 	owl_gpio_update_reg(gpio_base + port->inen, offset, false);  in owl_gpio_direction_output()
653 	owl_gpio_update_reg(gpio_base + port->outen, offset, true);  in owl_gpio_direction_output()
654 	owl_gpio_update_reg(gpio_base + port->dat, offset, value);  in owl_gpio_direction_output()
663 	void __iomem *gpio_base;  in irq_set_type()  local
705 	gpio_base = pctrl->base + port->offset;  in irq_set_type()
710 	value = readl_relaxed(gpio_base + port->intc_type + offset);  in irq_set_type()
713 	writel_relaxed(value, gpio_base + port->intc_type + offset);  in irq_set_type()
723 	void __iomem *gpio_base;  in owl_gpio_irq_mask()  local
732 	gpio_base = pctrl->base + port->offset;  in owl_gpio_irq_mask()
736 	owl_gpio_update_reg(gpio_base + port->intc_msk, gpio, false);  in owl_gpio_irq_mask()
739 	val = readl_relaxed(gpio_base + port->intc_msk);  in owl_gpio_irq_mask()
741 		owl_gpio_update_reg(gpio_base + port->intc_ctl,  in owl_gpio_irq_mask()
752 	void __iomem *gpio_base;  in owl_gpio_irq_unmask()  local
761 	gpio_base = pctrl->base + port->offset;  in owl_gpio_irq_unmask()
765 	value = readl_relaxed(gpio_base + port->intc_ctl);  in owl_gpio_irq_unmask()
768 	writel_relaxed(value, gpio_base + port->intc_ctl);  in owl_gpio_irq_unmask()
771 	owl_gpio_update_reg(gpio_base + port->intc_msk, gpio, true);  in owl_gpio_irq_unmask()
781 	void __iomem *gpio_base;  in owl_gpio_irq_ack()  local
800 	gpio_base = pctrl->base + port->offset;  in owl_gpio_irq_ack()
804 	owl_gpio_update_reg(gpio_base + port->intc_ctl,  in owl_gpio_irq_ack()