262 	reset_control_assert(res->pci_reset);  in qcom_pcie_deinit_2_1_0()
263 	reset_control_assert(res->axi_reset);  in qcom_pcie_deinit_2_1_0()
264 	reset_control_assert(res->ahb_reset);  in qcom_pcie_deinit_2_1_0()
265 	reset_control_assert(res->por_reset);  in qcom_pcie_deinit_2_1_0()
266 	reset_control_assert(res->pci_reset);  in qcom_pcie_deinit_2_1_0()
287 	ret = reset_control_assert(res->ahb_reset);  in qcom_pcie_init_2_1_0()
409 	reset_control_assert(res->core);  in qcom_pcie_deinit_1_0_0()
480 	reset_control_assert(res->core);  in qcom_pcie_init_1_0_0()
725 	reset_control_assert(res->axi_m_reset);  in qcom_pcie_deinit_2_4_0()
726 	reset_control_assert(res->axi_s_reset);  in qcom_pcie_deinit_2_4_0()
727 	reset_control_assert(res->pipe_reset);  in qcom_pcie_deinit_2_4_0()
728 	reset_control_assert(res->pipe_sticky_reset);  in qcom_pcie_deinit_2_4_0()
729 	reset_control_assert(res->phy_reset);  in qcom_pcie_deinit_2_4_0()
730 	reset_control_assert(res->phy_ahb_reset);  in qcom_pcie_deinit_2_4_0()
731 	reset_control_assert(res->axi_m_sticky_reset);  in qcom_pcie_deinit_2_4_0()
732 	reset_control_assert(res->pwr_reset);  in qcom_pcie_deinit_2_4_0()
733 	reset_control_assert(res->ahb_reset);  in qcom_pcie_deinit_2_4_0()
745 	ret = reset_control_assert(res->axi_m_reset);  in qcom_pcie_init_2_4_0()
751 	ret = reset_control_assert(res->axi_s_reset);  in qcom_pcie_init_2_4_0()
759 	ret = reset_control_assert(res->pipe_reset);  in qcom_pcie_init_2_4_0()
765 	ret = reset_control_assert(res->pipe_sticky_reset);  in qcom_pcie_init_2_4_0()
771 	ret = reset_control_assert(res->phy_reset);  in qcom_pcie_init_2_4_0()
777 	ret = reset_control_assert(res->phy_ahb_reset);  in qcom_pcie_init_2_4_0()
785 	ret = reset_control_assert(res->axi_m_sticky_reset);  in qcom_pcie_init_2_4_0()
791 	ret = reset_control_assert(res->pwr_reset);  in qcom_pcie_init_2_4_0()
797 	ret = reset_control_assert(res->ahb_reset);  in qcom_pcie_init_2_4_0()
891 	reset_control_assert(res->ahb_reset);  in qcom_pcie_init_2_4_0()
893 	reset_control_assert(res->pwr_reset);  in qcom_pcie_init_2_4_0()
895 	reset_control_assert(res->axi_s_reset);  in qcom_pcie_init_2_4_0()
897 	reset_control_assert(res->axi_m_sticky_reset);  in qcom_pcie_init_2_4_0()
899 	reset_control_assert(res->axi_m_reset);  in qcom_pcie_init_2_4_0()
901 	reset_control_assert(res->pipe_sticky_reset);  in qcom_pcie_init_2_4_0()
903 	reset_control_assert(res->pipe_reset);  in qcom_pcie_init_2_4_0()
905 	reset_control_assert(res->phy_reset);  in qcom_pcie_init_2_4_0()
907 	reset_control_assert(res->phy_ahb_reset);  in qcom_pcie_init_2_4_0()
970 		ret = reset_control_assert(res->rst[i]);  in qcom_pcie_init_2_3_3()
1066 		reset_control_assert(res->rst[i]);  in qcom_pcie_init_2_3_3()