131 	const struct sdhci_tegra_soc_data *soc_data;  member
159 	const struct sdhci_tegra_soc_data *soc_data = tegra_host->soc_data;  in tegra_sdhci_readw()  local
161 	if (unlikely((soc_data->nvquirks & NVQUIRK_FORCE_SDHCI_SPEC_200) &&  in tegra_sdhci_readw()
195 	const struct sdhci_tegra_soc_data *soc_data = tegra_host->soc_data;  in tegra_sdhci_writel()  local
206 	if (unlikely((soc_data->nvquirks & NVQUIRK_ENABLE_BLOCK_GAP_DET) &&  in tegra_sdhci_writel()
287 	if (!(tegra_host->soc_data->nvquirks & NVQUIRK_NEEDS_PAD_CONTROL))  in tegra_sdhci_is_pad_and_regulator_valid()
310 	const struct sdhci_tegra_soc_data *soc_data = tegra_host->soc_data;  in tegra_sdhci_set_tap()  local
320 	if (soc_data->nvquirks & NVQUIRK_DIS_CARD_CLK_CONFIG_TAP)  in tegra_sdhci_set_tap()
328 	if (soc_data->nvquirks & NVQUIRK_DIS_CARD_CLK_CONFIG_TAP &&  in tegra_sdhci_set_tap()
357 	const struct sdhci_tegra_soc_data *soc_data = tegra_host->soc_data;  in tegra_sdhci_reset()  local
380 		if (soc_data->nvquirks & NVQUIRK_ENABLE_SDHCI_SPEC_300)  in tegra_sdhci_reset()
383 		if (soc_data->nvquirks & NVQUIRK_ENABLE_SDR50)  in tegra_sdhci_reset()
385 		if (soc_data->nvquirks & NVQUIRK_ENABLE_DDR50)  in tegra_sdhci_reset()
387 		if (soc_data->nvquirks & NVQUIRK_ENABLE_SDR104)  in tegra_sdhci_reset()
389 		if (soc_data->nvquirks & SDHCI_MISC_CTRL_ENABLE_SDR50)  in tegra_sdhci_reset()
398 	if (soc_data->nvquirks & NVQUIRK_HAS_PADCALIB) {  in tegra_sdhci_reset()
886 	const struct sdhci_tegra_soc_data *soc_data = tegra_host->soc_data;  in tegra_sdhci_post_tuning()  local
897 	if (soc_data->min_tap_delay && soc_data->max_tap_delay) {  in tegra_sdhci_post_tuning()
898 		min_tap_dly = soc_data->min_tap_delay;  in tegra_sdhci_post_tuning()
899 		max_tap_dly = soc_data->max_tap_delay;  in tegra_sdhci_post_tuning()
1124 	const struct sdhci_tegra_soc_data *soc_data = tegra_host->soc_data;  in tegra_sdhci_voltage_switch()  local
1126 	if (soc_data->nvquirks & NVQUIRK_HAS_PADCALIB)  in tegra_sdhci_voltage_switch()
1172 	const struct sdhci_tegra_soc_data *soc_data = tegra_host->soc_data;  in sdhci_tegra_update_dcmd_desc()  local
1174 	if (soc_data->nvquirks & NVQUIRK_CQHCI_DCMD_R1B_CMD_TIMING &&  in sdhci_tegra_update_dcmd_desc()
1242 	const struct sdhci_tegra_soc_data *soc = tegra->soc_data;  in tegra_sdhci_set_dma_mask()
1507 	const struct sdhci_tegra_soc_data *soc_data;  in sdhci_tegra_probe()  local
1517 	soc_data = match->data;  in sdhci_tegra_probe()
1519 	host = sdhci_pltfm_init(pdev, soc_data->pdata, sizeof(*tegra_host));  in sdhci_tegra_probe()
1528 	tegra_host->soc_data = soc_data;  in sdhci_tegra_probe()
1530 	if (soc_data->nvquirks & NVQUIRK_NEEDS_PAD_CONTROL) {  in sdhci_tegra_probe()
1538 	if (soc_data->nvquirks & NVQUIRK_HAS_PADCALIB)  in sdhci_tegra_probe()
1552 	if (tegra_host->soc_data->nvquirks & NVQUIRK_ENABLE_DDR50)  in sdhci_tegra_probe()