Lines Matching refs:WREG32_PCIE_PORT
1336 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); in si_set_pcie_lanes()
1704 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, tmp); in si_pcie_gen3_enable()
1721 WREG32_PCIE_PORT(PCIE_LC_CNTL4, tmp); in si_pcie_gen3_enable()
1725 WREG32_PCIE_PORT(PCIE_LC_CNTL4, tmp); in si_pcie_gen3_enable()
1751 WREG32_PCIE_PORT(PCIE_LC_CNTL4, tmp); in si_pcie_gen3_enable()
1758 WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, speed_cntl); in si_pcie_gen3_enable()
1772 WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, speed_cntl); in si_pcie_gen3_enable()
1840 WREG32_PCIE_PORT(PCIE_LC_N_FTS_CNTL, data); in si_program_aspm()
1845 WREG32_PCIE_PORT(PCIE_LC_CNTL3, data); in si_program_aspm()
1862 WREG32_PCIE_PORT(PCIE_LC_CNTL, data); in si_program_aspm()
1936 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, data); in si_program_aspm()
1969 WREG32_PCIE_PORT(PCIE_LC_CNTL2, data); in si_program_aspm()
2007 WREG32_PCIE_PORT(PCIE_LC_CNTL, data); in si_program_aspm()
2023 WREG32_PCIE_PORT(PCIE_LC_CNTL, data); in si_program_aspm()