Lines Matching refs:RREG32_PCIE_PORT
1281 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_get_pcie_lanes()
1330 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_set_pcie_lanes()
1654 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()
1699 tmp = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_pcie_gen3_enable()
1719 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()
1723 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()
1749 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()
1770 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()
1775 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()
1836 orig = data = RREG32_PCIE_PORT(PCIE_LC_N_FTS_CNTL); in si_program_aspm()
1842 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL3); in si_program_aspm()
1852 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL); in si_program_aspm()
1932 orig = data = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_program_aspm()
1966 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL2); in si_program_aspm()
2016 data = RREG32_PCIE_PORT(PCIE_LC_N_FTS_CNTL); in si_program_aspm()
2020 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL); in si_program_aspm()