Lines Matching defs:dw_edma_v0_regs
82 struct dw_edma_v0_regs { struct
84 u32 ctrl_data_arb_prior; /* 0x000 */
85 u32 padding_1; /* 0x004 */
86 u32 ctrl; /* 0x008 */
87 u32 wr_engine_en; /* 0x00c */
88 u32 wr_doorbell; /* 0x010 */
89 u32 padding_2; /* 0x014 */
90 u32 wr_ch_arb_weight_low; /* 0x018 */
91 u32 wr_ch_arb_weight_high; /* 0x01c */
92 u32 padding_3[3]; /* [0x020..0x028] */
93 u32 rd_engine_en; /* 0x02c */
94 u32 rd_doorbell; /* 0x030 */
95 u32 padding_4; /* 0x034 */
96 u32 rd_ch_arb_weight_low; /* 0x038 */
97 u32 rd_ch_arb_weight_high; /* 0x03c */
98 u32 padding_5[3]; /* [0x040..0x048] */
100 u32 wr_int_status; /* 0x04c */
101 u32 padding_6; /* 0x050 */
102 u32 wr_int_mask; /* 0x054 */
103 u32 wr_int_clear; /* 0x058 */
104 u32 wr_err_status; /* 0x05c */
105 u32 wr_done_imwr_low; /* 0x060 */
106 u32 wr_done_imwr_high; /* 0x064 */
107 u32 wr_abort_imwr_low; /* 0x068 */
108 u32 wr_abort_imwr_high; /* 0x06c */
109 u32 wr_ch01_imwr_data; /* 0x070 */
110 u32 wr_ch23_imwr_data; /* 0x074 */
111 u32 wr_ch45_imwr_data; /* 0x078 */
112 u32 wr_ch67_imwr_data; /* 0x07c */
113 u32 padding_7[4]; /* [0x080..0x08c] */
114 u32 wr_linked_list_err_en; /* 0x090 */
115 u32 padding_8[3]; /* [0x094..0x09c] */
116 u32 rd_int_status; /* 0x0a0 */
117 u32 padding_9; /* 0x0a4 */
118 u32 rd_int_mask; /* 0x0a8 */
119 u32 rd_int_clear; /* 0x0ac */
120 u32 padding_10; /* 0x0b0 */
121 u32 rd_err_status_low; /* 0x0b4 */
122 u32 rd_err_status_high; /* 0x0b8 */
123 u32 padding_11[2]; /* [0x0bc..0x0c0] */
124 u32 rd_linked_list_err_en; /* 0x0c4 */
125 u32 padding_12; /* 0x0c8 */
126 u32 rd_done_imwr_low; /* 0x0cc */
127 u32 rd_done_imwr_high; /* 0x0d0 */
128 u32 rd_abort_imwr_low; /* 0x0d4 */
129 u32 rd_abort_imwr_high; /* 0x0d8 */
130 u32 rd_ch01_imwr_data; /* 0x0dc */
131 u32 rd_ch23_imwr_data; /* 0x0e0 */
132 u32 rd_ch45_imwr_data; /* 0x0e4 */
133 u32 rd_ch67_imwr_data; /* 0x0e8 */
134 u32 padding_13[4]; /* [0x0ec..0x0f8] */
136 union dw_edma_v0_type {
139 } type;