Lines Matching refs:mtspr
59 mtspr SPRN_HID0,r4 /* Disable DPM */
87 mtspr SPRN_HID0,r3
93 mtspr SPRN_HID0,r3
95 mtspr SPRN_HID0,r3
105 1: mtspr SPRN_L2CR,r3
139 1: mtspr SPRN_L2CR,r5
151 mtspr SPRN_L2CR,r4
163 mtspr SPRN_L2CR,r4
169 mtspr SPRN_HID0,r0
177 mtspr SPRN_HID0,r0
205 mtspr SPRN_MSSCR0,r0
251 mtspr SPRN_LDSTCR,r6
265 mtspr SPRN_LDSTCR,r6
277 1: mtspr SPRN_L2CR,r0 /* lock the L2 cache */
289 mtspr SPRN_L2CR,r0 /* set the hardware flush bit */
298 1: mtspr SPRN_L2CR,r3 /* disable the L2 cache */
309 mtspr SPRN_L2CR,r4
325 mtspr SPRN_L3CR,r0 /* lock the L3 cache */
330 mtspr SPRN_L3CR,r0 /* set the hardware flush bit */
336 mtspr SPRN_L3CR,r3 /* disable the L3 cache */
339 mtspr SPRN_L3CR,r4
348 mtspr SPRN_HID0,r0