Lines Matching defs:spu_priv2
379 struct spu_priv2 { struct
381 u8 pad_0x0000_0x1100[0x1100 - 0x0000]; /* 0x0000 */
384 u8 pad_0x1100_0x1108[0x8]; /* 0x1100 */
385 u64 slb_index_W; /* 0x1108 */
387 u64 slb_esid_RW; /* 0x1110 */
388 u64 slb_vsid_RW; /* 0x1118 */
401 u64 slb_invalidate_entry_W; /* 0x1120 */
402 u64 slb_invalidate_all_W; /* 0x1128 */
403 u8 pad_0x1130_0x2000[0x2000 - 0x1130]; /* 0x1130 */
406 struct mfc_cq_sr spuq[16]; /* 0x2000 */
407 struct mfc_cq_sr puq[8]; /* 0x2200 */
408 u8 pad_0x2300_0x3000[0x3000 - 0x2300]; /* 0x2300 */
411 u64 mfc_control_RW; /* 0x3000 */
435 u8 pad_0x3008_0x4000[0x4000 - 0x3008]; /* 0x3008 */
438 u64 puint_mb_R; /* 0x4000 */
439 u8 pad_0x4008_0x4040[0x4040 - 0x4008]; /* 0x4008 */
442 u64 spu_privcntl_RW; /* 0x4040 */
451 u8 pad_0x4048_0x4058[0x10]; /* 0x4048 */
452 u64 spu_lslr_RW; /* 0x4058 */
453 u64 spu_chnlcntptr_RW; /* 0x4060 */
454 u64 spu_chnlcnt_RW; /* 0x4068 */
455 u64 spu_chnldata_RW; /* 0x4070 */
456 u64 spu_cfg_RW; /* 0x4078 */
457 u8 pad_0x4080_0x5000[0x5000 - 0x4080]; /* 0x4080 */
460 u64 spu_pm_trace_tag_status_RW; /* 0x5000 */
461 u64 spu_tag_status_query_RW; /* 0x5008 */
464 u64 spu_cmd_buf1_RW; /* 0x5010 */
467 u64 spu_cmd_buf2_RW; /* 0x5018 */
471 u64 spu_atomic_status_RW; /* 0x5020 */