Lines Matching refs:MX21_AIPI_BASE_ADDR
15 #define MX21_AIPI_BASE_ADDR 0x10000000 macro
17 #define MX21_DMA_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x01000)
18 #define MX21_WDOG_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x02000)
19 #define MX21_GPT1_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x03000)
20 #define MX21_GPT2_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x04000)
21 #define MX21_GPT3_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x05000)
22 #define MX21_PWM_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x06000)
23 #define MX21_RTC_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x07000)
24 #define MX21_KPP_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x08000)
25 #define MX21_OWIRE_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x09000)
26 #define MX21_UART1_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x0a000)
27 #define MX21_UART2_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x0b000)
28 #define MX21_UART3_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x0c000)
29 #define MX21_UART4_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x0d000)
30 #define MX21_CSPI1_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x0e000)
31 #define MX21_CSPI2_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x0f000)
32 #define MX21_SSI1_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x10000)
33 #define MX21_SSI2_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x11000)
34 #define MX21_I2C_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x12000)
35 #define MX21_SDHC1_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x13000)
36 #define MX21_SDHC2_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x14000)
37 #define MX21_GPIO_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x15000)
44 #define MX21_AUDMUX_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x16000)
45 #define MX21_CSPI3_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x17000)
46 #define MX21_LCDC_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x21000)
47 #define MX21_SLCDC_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x22000)
48 #define MX21_USBOTG_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x24000)
49 #define MX21_EMMA_PP_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x26000)
50 #define MX21_EMMA_PRP_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x26400)
51 #define MX21_CCM_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x27000)
52 #define MX21_SYSCTRL_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x27800)
53 #define MX21_JAM_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x3e000)
54 #define MX21_MAX_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x3f000)