584 static inline u32 xudc_readl(struct tegra_xudc *xudc, unsigned int offset)  in xudc_readl()  function
633 	val = xudc_readl(xudc, SSPX_CORE_CNT56);  in tegra_xudc_limit_port_speed()
638 	val = xudc_readl(xudc, SSPX_CORE_CNT57);  in tegra_xudc_limit_port_speed()
643 	val = xudc_readl(xudc, SSPX_CORE_CNT65);  in tegra_xudc_limit_port_speed()
648 	val = xudc_readl(xudc, SSPX_CORE_CNT66);  in tegra_xudc_limit_port_speed()
653 	val = xudc_readl(xudc, SSPX_CORE_CNT67);  in tegra_xudc_limit_port_speed()
658 	val = xudc_readl(xudc, SSPX_CORE_CNT72);  in tegra_xudc_limit_port_speed()
669 	val = xudc_readl(xudc, SSPX_CORE_CNT56);  in tegra_xudc_restore_port_speed()
674 	val = xudc_readl(xudc, SSPX_CORE_CNT57);  in tegra_xudc_restore_port_speed()
679 	val = xudc_readl(xudc, SSPX_CORE_CNT65);  in tegra_xudc_restore_port_speed()
684 	val = xudc_readl(xudc, SSPX_CORE_CNT66);  in tegra_xudc_restore_port_speed()
689 	val = xudc_readl(xudc, SSPX_CORE_CNT67);  in tegra_xudc_restore_port_speed()
694 	val = xudc_readl(xudc, SSPX_CORE_CNT72);  in tegra_xudc_restore_port_speed()
728 	connected = !!(xudc_readl(xudc, PORTSC) & PORTSC_CCS);  in tegra_xudc_device_mode_off()
737 	pls = (xudc_readl(xudc, PORTSC) & PORTSC_PLS_MASK) >>  in tegra_xudc_device_mode_off()
743 		val = xudc_readl(xudc, PORTPM);  in tegra_xudc_device_mode_off()
747 		val = xudc_readl(xudc, PORTSC);  in tegra_xudc_device_mode_off()
840 		u32 pls = (xudc_readl(xudc, PORTSC) & PORTSC_PLS_MASK) >>  in tegra_xudc_plc_reset_work()
869 		pls = (xudc_readl(xudc, PORTSC) & PORTSC_PLS_MASK) >>  in tegra_xudc_port_reset_war_work()
925 	val = xudc_readl(xudc, EP_PAUSE);  in ep_pause()
941 	val = xudc_readl(xudc, EP_PAUSE);  in ep_unpause()
957 	val = xudc_readl(xudc, EP_PAUSE);  in ep_unpause_all()
970 	val = xudc_readl(xudc, EP_HALT);  in ep_halt()
985 	val = xudc_readl(xudc, EP_HALT);  in ep_unhalt()
1000 	val = xudc_readl(xudc, EP_HALT);  in ep_unhalt_all()
1546 	if (!!(xudc_readl(xudc, EP_HALT) & BIT(ep->index)) == halt) {  in __tegra_xudc_ep_set_halt()
1721 	if (xudc_readl(xudc, EP_STOPPED) & BIT(ep->index))  in __tegra_xudc_ep_disable()
1735 		val = xudc_readl(xudc, CTRL);  in __tegra_xudc_ep_disable()
1821 		val = xudc_readl(xudc, CTRL);  in __tegra_xudc_ep_enable()
1953 	ret = (xudc_readl(xudc, MFINDEX) & MFINDEX_FRAME_MASK) >>  in tegra_xudc_gadget_get_frame()
1969 	val = xudc_readl(xudc, PORTSC);  in tegra_xudc_resume_device_state()
2004 	val = xudc_readl(xudc, PORTPM);  in tegra_xudc_gadget_wakeup()
2041 		val = xudc_readl(xudc, CTRL);  in tegra_xudc_gadget_pullup()
2088 	val = xudc_readl(xudc, CTRL);  in tegra_xudc_gadget_start()
2092 	val = xudc_readl(xudc, PORTHALT);  in tegra_xudc_gadget_start()
2097 		val = xudc_readl(xudc, CTRL);  in tegra_xudc_gadget_start()
2131 	val = xudc_readl(xudc, CTRL);  in tegra_xudc_gadget_stop()
2269 			val = xudc_readl(xudc, PORTPM);  in tegra_xudc_ep0_set_feature()
2283 			val = xudc_readl(xudc, PORTPM);  in tegra_xudc_ep0_set_feature()
2323 				val = xudc_readl(xudc, PORTPM);  in tegra_xudc_ep0_set_feature()
2375 		val = xudc_readl(xudc, PORTPM);  in tegra_xudc_ep0_get_status()
2394 			val = xudc_readl(xudc, PORTPM);  in tegra_xudc_ep0_get_status()
2411 		if (xudc_readl(xudc, EP_HALT) & BIT(ep))  in tegra_xudc_ep0_get_status()
2507 	val = xudc_readl(xudc, CTRL);  in tegra_xudc_ep0_set_address()
2835 	val = (xudc_readl(xudc, PORTSC) & PORTSC_PS_MASK) >> PORTSC_PS_SHIFT;  in tegra_xudc_port_connect()
2869 		val = xudc_readl(xudc, PORTPM);  in tegra_xudc_port_connect()
2875 		val = xudc_readl(xudc, PORTPM);  in tegra_xudc_port_connect()
2881 		val = xudc_readl(xudc, PORTPM);  in tegra_xudc_port_connect()
2890 	val = xudc_readl(xudc, ST);  in tegra_xudc_port_connect()
2956 	val = xudc_readl(xudc, PORTSC);  in clear_port_change()
2966 	porthalt = xudc_readl(xudc, PORTHALT);  in __tegra_xudc_handle_port_status()
2974 	portsc = xudc_readl(xudc, PORTSC);  in __tegra_xudc_handle_port_status()
2994 	portsc = xudc_readl(xudc, PORTSC);  in __tegra_xudc_handle_port_status()
2998 		if (!(xudc_readl(xudc, PORTSC) & PORTSC_WPR))  in __tegra_xudc_handle_port_status()
3002 	portsc = xudc_readl(xudc, PORTSC);  in __tegra_xudc_handle_port_status()
3018 	portsc = xudc_readl(xudc, PORTSC);  in __tegra_xudc_handle_port_status()
3051 	dev_dbg(xudc->dev, "PORTSC = %#x\n", xudc_readl(xudc, PORTSC));  in __tegra_xudc_handle_port_status()
3056 	while ((xudc_readl(xudc, PORTSC) & PORTSC_CHANGE_MASK) ||  in tegra_xudc_handle_port_status()
3057 	       (xudc_readl(xudc, PORTHALT) & PORTHALT_STCHG_REQ))  in tegra_xudc_handle_port_status()
3123 	val = xudc_readl(xudc, ST);  in tegra_xudc_irq()
3298 	val = xudc_readl(xudc, SPARAM);  in tegra_xudc_init_event_ring()
3307 		val = xudc_readl(xudc, ERSTSZ);  in tegra_xudc_init_event_ring()
3383 		val = xudc_readl(xudc, BLCG);  in tegra_xudc_device_params_init()
3398 	val = xudc_readl(xudc, SSPX_CORE_PADCTL4);  in tegra_xudc_device_params_init()
3404 	val = xudc_readl(xudc, SSPX_CORE_CNT0);  in tegra_xudc_device_params_init()
3410 	val = xudc_readl(xudc, SSPX_CORE_CNT30);  in tegra_xudc_device_params_init()
3417 		val = xudc_readl(xudc, HSFSPI_COUNT13);  in tegra_xudc_device_params_init()
3427 	val = xudc_readl(xudc, SSPX_CORE_CNT32);  in tegra_xudc_device_params_init()
3433 	val = xudc_readl(xudc, CFG_DEV_FE);  in tegra_xudc_device_params_init()
3438 	val = xudc_readl(xudc, PORTSC);  in tegra_xudc_device_params_init()
3444 	val = xudc_readl(xudc, CFG_DEV_FE);  in tegra_xudc_device_params_init()
3449 	val = xudc_readl(xudc, PORTSC);  in tegra_xudc_device_params_init()
3455 	val = xudc_readl(xudc, CFG_DEV_FE);  in tegra_xudc_device_params_init()
3463 	val = xudc_readl(xudc, CFG_DEV_FE);  in tegra_xudc_device_params_init()
3469 	val = xudc_readl(xudc, RT_IMOD);  in tegra_xudc_device_params_init()
3475 	val = xudc_readl(xudc, CFG_DEV_SSPI_XFER);  in tegra_xudc_device_params_init()
3915 	xudc->saved_regs.ctrl = xudc_readl(xudc, CTRL);  in tegra_xudc_powergate()
3916 	xudc->saved_regs.portpm = xudc_readl(xudc, PORTPM);  in tegra_xudc_powergate()