307 static inline u32 appl_readl(struct tegra_pcie_dw *pcie, const u32 reg)  in appl_readl()  function
358 	val = appl_readl(pcie, APPL_INTR_STATUS_L0);  in tegra_pcie_rp_irq_handler()
360 		val = appl_readl(pcie, APPL_INTR_STATUS_L1_0_0);  in tegra_pcie_rp_irq_handler()
365 			val = appl_readl(pcie, APPL_CAR_RESET_OVRD);  in tegra_pcie_rp_irq_handler()
369 			val = appl_readl(pcie, APPL_CAR_RESET_OVRD);  in tegra_pcie_rp_irq_handler()
380 		val = appl_readl(pcie, APPL_INTR_STATUS_L1_8_0);  in tegra_pcie_rp_irq_handler()
399 	val = appl_readl(pcie, APPL_INTR_STATUS_L0);  in tegra_pcie_rp_irq_handler()
401 		val = appl_readl(pcie, APPL_INTR_STATUS_L1_18);  in tegra_pcie_rp_irq_handler()
444 	val = appl_readl(pcie, APPL_CTRL);  in pex_ep_event_hot_rst_done()
475 		val = appl_readl(pcie, APPL_LTR_MSG_2);  in tegra_pcie_ep_irq_thread()
481 			val = appl_readl(pcie, APPL_LTR_MSG_2);  in tegra_pcie_ep_irq_thread()
502 	status_l0 = appl_readl(pcie, APPL_INTR_STATUS_L0);  in tegra_pcie_ep_hard_irq()
504 		status_l1 = appl_readl(pcie, APPL_INTR_STATUS_L1_0_0);  in tegra_pcie_ep_hard_irq()
511 			link_status = appl_readl(pcie, APPL_LINK_STATUS);  in tegra_pcie_ep_hard_irq()
522 		status_l1 = appl_readl(pcie, APPL_INTR_STATUS_L1_15);  in tegra_pcie_ep_hard_irq()
710 	val = appl_readl(pcie, APPL_INTR_EN_L0_0);  in tegra_pcie_enable_system_interrupts()
714 	val = appl_readl(pcie, APPL_INTR_EN_L1_0_0);  in tegra_pcie_enable_system_interrupts()
719 		val = appl_readl(pcie, APPL_INTR_EN_L0_0);  in tegra_pcie_enable_system_interrupts()
723 		val = appl_readl(pcie, APPL_INTR_EN_L1_18);  in tegra_pcie_enable_system_interrupts()
748 	val = appl_readl(pcie, APPL_INTR_EN_L0_0);  in tegra_pcie_enable_legacy_interrupts()
753 	val = appl_readl(pcie, APPL_INTR_EN_L1_8_0);  in tegra_pcie_enable_legacy_interrupts()
769 	val = appl_readl(pcie, APPL_INTR_EN_L0_0);  in tegra_pcie_enable_msi_interrupts()
931 	val = appl_readl(pcie, APPL_PINMUX);  in tegra_pcie_dw_start_link()
938 	val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_dw_start_link()
943 	val = appl_readl(pcie, APPL_PINMUX);  in tegra_pcie_dw_start_link()
960 		val = appl_readl(pcie, APPL_DEBUG);  in tegra_pcie_dw_start_link()
963 		tmp = appl_readl(pcie, APPL_LINK_STATUS);  in tegra_pcie_dw_start_link()
973 		val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_dw_start_link()
1358 		val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_config_controller()
1380 	val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_config_controller()
1383 	val = appl_readl(pcie, APPL_CFG_MISC);  in tegra_pcie_config_controller()
1388 		val = appl_readl(pcie, APPL_PINMUX);  in tegra_pcie_config_controller()
1477 	val = appl_readl(pcie, APPL_RADM_STATUS);  in tegra_pcie_try_link_l2()
1514 		data = appl_readl(pcie, APPL_PINMUX);  in tegra_pcie_dw_pme_turnoff()
1540 	data = appl_readl(pcie, APPL_PINMUX);  in tegra_pcie_dw_pme_turnoff()
1617 	val = appl_readl(pcie, APPL_CTRL);  in pex_ep_event_pex_rst_assert()
1707 	val = appl_readl(pcie, APPL_DM_TYPE);  in pex_ep_event_pex_rst_deassert()
1714 	val = appl_readl(pcie, APPL_CTRL);  in pex_ep_event_pex_rst_deassert()
1719 	val = appl_readl(pcie, APPL_CFG_MISC);  in pex_ep_event_pex_rst_deassert()
1724 	val = appl_readl(pcie, APPL_PINMUX);  in pex_ep_event_pex_rst_deassert()
1736 	val = appl_readl(pcie, APPL_INTR_EN_L0_0);  in pex_ep_event_pex_rst_deassert()
1742 	val = appl_readl(pcie, APPL_INTR_EN_L1_0_0);  in pex_ep_event_pex_rst_deassert()
1788 	val = appl_readl(pcie, APPL_CTRL);  in pex_ep_event_pex_rst_deassert()
2176 	val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_dw_suspend_late()
2251 	val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_dw_resume_early()