299 	reset_control_assert(res->pci_reset);  in qcom_pcie_deinit_2_1_0()
300 	reset_control_assert(res->axi_reset);  in qcom_pcie_deinit_2_1_0()
301 	reset_control_assert(res->ahb_reset);  in qcom_pcie_deinit_2_1_0()
302 	reset_control_assert(res->por_reset);  in qcom_pcie_deinit_2_1_0()
303 	reset_control_assert(res->ext_reset);  in qcom_pcie_deinit_2_1_0()
304 	reset_control_assert(res->phy_reset);  in qcom_pcie_deinit_2_1_0()
321 	reset_control_assert(res->pci_reset);  in qcom_pcie_init_2_1_0()
322 	reset_control_assert(res->axi_reset);  in qcom_pcie_init_2_1_0()
323 	reset_control_assert(res->ahb_reset);  in qcom_pcie_init_2_1_0()
324 	reset_control_assert(res->por_reset);  in qcom_pcie_init_2_1_0()
325 	reset_control_assert(res->ext_reset);  in qcom_pcie_init_2_1_0()
326 	reset_control_assert(res->phy_reset);  in qcom_pcie_init_2_1_0()
421 	reset_control_assert(res->axi_reset);  in qcom_pcie_init_2_1_0()
423 	reset_control_assert(res->por_reset);  in qcom_pcie_init_2_1_0()
425 	reset_control_assert(res->pci_reset);  in qcom_pcie_init_2_1_0()
427 	reset_control_assert(res->phy_reset);  in qcom_pcie_init_2_1_0()
429 	reset_control_assert(res->ext_reset);  in qcom_pcie_init_2_1_0()
431 	reset_control_assert(res->ahb_reset);  in qcom_pcie_init_2_1_0()
472 	reset_control_assert(res->core);  in qcom_pcie_deinit_1_0_0()
543 	reset_control_assert(res->core);  in qcom_pcie_init_1_0_0()
788 	reset_control_assert(res->axi_m_reset);  in qcom_pcie_deinit_2_4_0()
789 	reset_control_assert(res->axi_s_reset);  in qcom_pcie_deinit_2_4_0()
790 	reset_control_assert(res->pipe_reset);  in qcom_pcie_deinit_2_4_0()
791 	reset_control_assert(res->pipe_sticky_reset);  in qcom_pcie_deinit_2_4_0()
792 	reset_control_assert(res->phy_reset);  in qcom_pcie_deinit_2_4_0()
793 	reset_control_assert(res->phy_ahb_reset);  in qcom_pcie_deinit_2_4_0()
794 	reset_control_assert(res->axi_m_sticky_reset);  in qcom_pcie_deinit_2_4_0()
795 	reset_control_assert(res->pwr_reset);  in qcom_pcie_deinit_2_4_0()
796 	reset_control_assert(res->ahb_reset);  in qcom_pcie_deinit_2_4_0()
808 	ret = reset_control_assert(res->axi_m_reset);  in qcom_pcie_init_2_4_0()
814 	ret = reset_control_assert(res->axi_s_reset);  in qcom_pcie_init_2_4_0()
822 	ret = reset_control_assert(res->pipe_reset);  in qcom_pcie_init_2_4_0()
828 	ret = reset_control_assert(res->pipe_sticky_reset);  in qcom_pcie_init_2_4_0()
834 	ret = reset_control_assert(res->phy_reset);  in qcom_pcie_init_2_4_0()
840 	ret = reset_control_assert(res->phy_ahb_reset);  in qcom_pcie_init_2_4_0()
848 	ret = reset_control_assert(res->axi_m_sticky_reset);  in qcom_pcie_init_2_4_0()
854 	ret = reset_control_assert(res->pwr_reset);  in qcom_pcie_init_2_4_0()
860 	ret = reset_control_assert(res->ahb_reset);  in qcom_pcie_init_2_4_0()
954 	reset_control_assert(res->ahb_reset);  in qcom_pcie_init_2_4_0()
956 	reset_control_assert(res->pwr_reset);  in qcom_pcie_init_2_4_0()
958 	reset_control_assert(res->axi_s_reset);  in qcom_pcie_init_2_4_0()
960 	reset_control_assert(res->axi_m_sticky_reset);  in qcom_pcie_init_2_4_0()
962 	reset_control_assert(res->axi_m_reset);  in qcom_pcie_init_2_4_0()
964 	reset_control_assert(res->pipe_sticky_reset);  in qcom_pcie_init_2_4_0()
966 	reset_control_assert(res->pipe_reset);  in qcom_pcie_init_2_4_0()
968 	reset_control_assert(res->phy_reset);  in qcom_pcie_init_2_4_0()
970 	reset_control_assert(res->phy_ahb_reset);  in qcom_pcie_init_2_4_0()
1034 		ret = reset_control_assert(res->rst[i]);  in qcom_pcie_init_2_3_3()
1130 		reset_control_assert(res->rst[i]);  in qcom_pcie_init_2_3_3()
1192 	ret = reset_control_assert(res->pci_reset);  in qcom_pcie_init_2_7_0()