1 // SPDX-License-Identifier: GPL-2.0-only
3  * arch/arm/mach-tegra/gpio.c
6  * Copyright (c) 2011-2016, NVIDIA CORPORATION.  All rights reserved.
30 #define GPIO_REG(tgi, x)	(GPIO_BANK(x) * tgi->soc->bank_stride + \
44 #define GPIO_MSK_CNF(t, x)	(GPIO_REG(t, x) + t->soc->upper_offset + 0x00)
45 #define GPIO_MSK_OE(t, x)	(GPIO_REG(t, x) + t->soc->upper_offset + 0x10)
46 #define GPIO_MSK_OUT(t, x)	(GPIO_REG(t, x) + t->soc->upper_offset + 0X20)
47 #define GPIO_MSK_DBC_EN(t, x)	(GPIO_REG(t, x) + t->soc->upper_offset + 0x30)
48 #define GPIO_MSK_INT_STA(t, x)	(GPIO_REG(t, x) + t->soc->upper_offset + 0x40)
49 #define GPIO_MSK_INT_ENB(t, x)	(GPIO_REG(t, x) + t->soc->upper_offset + 0x50)
50 #define GPIO_MSK_INT_LVL(t, x)	(GPIO_REG(t, x) + t->soc->upper_offset + 0x60)
65 	 * IRQ-core code uses raw locking, and thus, nested locking also
105 	writel_relaxed(val, tgi->regs + reg);  in tegra_gpio_writel()
110 	return readl_relaxed(tgi->regs + reg);  in tegra_gpio_readl()
142 	return pinctrl_gpio_request(chip->base + offset);  in tegra_gpio_request()
149 	pinctrl_gpio_free(chip->base + offset);  in tegra_gpio_free()
182 	ret = pinctrl_gpio_direction_input(chip->base + offset);  in tegra_gpio_direction_input()
184 		dev_err(tgi->dev,  in tegra_gpio_direction_input()
186 			 chip->base + offset, ret);  in tegra_gpio_direction_input()
202 	ret = pinctrl_gpio_direction_output(chip->base + offset);  in tegra_gpio_direction_output()
204 		dev_err(tgi->dev,  in tegra_gpio_direction_output()
206 			 chip->base + offset, ret);  in tegra_gpio_direction_output()
220 		return -EINVAL;  in tegra_gpio_get_direction()
234 	struct tegra_gpio_bank *bank = &tgi->bank_info[GPIO_BANK(offset)];  in tegra_gpio_set_debounce()
251 	spin_lock_irqsave(&bank->dbc_lock[port], flags);  in tegra_gpio_set_debounce()
252 	if (bank->dbc_cnt[port] < debounce_ms) {  in tegra_gpio_set_debounce()
254 		bank->dbc_cnt[port] = debounce_ms;  in tegra_gpio_set_debounce()
256 	spin_unlock_irqrestore(&bank->dbc_lock[port], flags);  in tegra_gpio_set_debounce()
269 		return -ENOTSUPP;  in tegra_gpio_set_config()
279 	unsigned int gpio = d->hwirq;  in tegra_gpio_irq_ack()
288 	unsigned int gpio = d->hwirq;  in tegra_gpio_irq_mask()
297 	unsigned int gpio = d->hwirq;  in tegra_gpio_irq_unmask()
304 	unsigned int gpio = d->hwirq, port = GPIO_PORT(gpio), lvl_type;  in tegra_gpio_irq_set_type()
312 	bank = &tgi->bank_info[GPIO_BANK(d->hwirq)];  in tegra_gpio_irq_set_type()
336 		return -EINVAL;  in tegra_gpio_irq_set_type()
339 	raw_spin_lock_irqsave(&bank->lvl_lock[port], flags);  in tegra_gpio_irq_set_type()
346 	raw_spin_unlock_irqrestore(&bank->lvl_lock[port], flags);  in tegra_gpio_irq_set_type()
351 	ret = gpiochip_lock_as_irq(&tgi->gc, gpio);  in tegra_gpio_irq_set_type()
353 		dev_err(tgi->dev,  in tegra_gpio_irq_set_type()
364 	if (d->parent_data)  in tegra_gpio_irq_set_type()
374 	unsigned int gpio = d->hwirq;  in tegra_gpio_irq_shutdown()
377 	gpiochip_unlock_as_irq(&tgi->gc, gpio);  in tegra_gpio_irq_shutdown()
384 	struct irq_domain *domain = tgi->gc.irq.domain;  in tegra_gpio_irq_handler()
392 	for (i = 0; i < tgi->bank_count; i++) {  in tegra_gpio_irq_handler()
393 		if (tgi->irqs[i] == irq) {  in tegra_gpio_irq_handler()
394 			bank = &tgi->bank_info[i];  in tegra_gpio_irq_handler()
405 		gpio = tegra_gpio_compose(bank->bank, port, 0);  in tegra_gpio_irq_handler()
440 	*parent_hwirq = chip->irq.child_offset_to_irq(chip, hwirq);  in tegra_gpio_child_to_parent_hwirq()
456 	fwspec->fwnode = chip->irq.parent_domain->fwnode;  in tegra_gpio_populate_parent_fwspec()
457 	fwspec->param_count = 3;  in tegra_gpio_populate_parent_fwspec()
458 	fwspec->param[0] = 0;  in tegra_gpio_populate_parent_fwspec()
459 	fwspec->param[1] = parent_hwirq;  in tegra_gpio_populate_parent_fwspec()
460 	fwspec->param[2] = parent_type;  in tegra_gpio_populate_parent_fwspec()
471 	for (b = 0; b < tgi->bank_count; b++) {  in tegra_gpio_resume()
472 		struct tegra_gpio_bank *bank = &tgi->bank_info[b];  in tegra_gpio_resume()
474 		for (p = 0; p < ARRAY_SIZE(bank->oe); p++) {  in tegra_gpio_resume()
477 			tegra_gpio_writel(tgi, bank->cnf[p],  in tegra_gpio_resume()
480 			if (tgi->soc->debounce_supported) {  in tegra_gpio_resume()
481 				tegra_gpio_writel(tgi, bank->dbc_cnt[p],  in tegra_gpio_resume()
483 				tegra_gpio_writel(tgi, bank->dbc_enb[p],  in tegra_gpio_resume()
487 			tegra_gpio_writel(tgi, bank->out[p],  in tegra_gpio_resume()
489 			tegra_gpio_writel(tgi, bank->oe[p],  in tegra_gpio_resume()
491 			tegra_gpio_writel(tgi, bank->int_lvl[p],  in tegra_gpio_resume()
493 			tegra_gpio_writel(tgi, bank->int_enb[p],  in tegra_gpio_resume()
506 	for (b = 0; b < tgi->bank_count; b++) {  in tegra_gpio_suspend()
507 		struct tegra_gpio_bank *bank = &tgi->bank_info[b];  in tegra_gpio_suspend()
509 		for (p = 0; p < ARRAY_SIZE(bank->oe); p++) {  in tegra_gpio_suspend()
512 			bank->cnf[p] = tegra_gpio_readl(tgi,  in tegra_gpio_suspend()
514 			bank->out[p] = tegra_gpio_readl(tgi,  in tegra_gpio_suspend()
516 			bank->oe[p] = tegra_gpio_readl(tgi,  in tegra_gpio_suspend()
518 			if (tgi->soc->debounce_supported) {  in tegra_gpio_suspend()
519 				bank->dbc_enb[p] = tegra_gpio_readl(tgi,  in tegra_gpio_suspend()
521 				bank->dbc_enb[p] = (bank->dbc_enb[p] << 8) |  in tegra_gpio_suspend()
522 							bank->dbc_enb[p];  in tegra_gpio_suspend()
525 			bank->int_enb[p] = tegra_gpio_readl(tgi,  in tegra_gpio_suspend()
527 			bank->int_lvl[p] = tegra_gpio_readl(tgi,  in tegra_gpio_suspend()
531 			tegra_gpio_writel(tgi, bank->wake_enb[p],  in tegra_gpio_suspend()
544 	unsigned int gpio = d->hwirq;  in tegra_gpio_irq_set_wake()
548 	bank = &tgi->bank_info[GPIO_BANK(d->hwirq)];  in tegra_gpio_irq_set_wake()
554 	err = irq_set_irq_wake(tgi->irqs[bank->bank], enable);  in tegra_gpio_irq_set_wake()
558 	if (d->parent_data) {  in tegra_gpio_irq_set_wake()
561 			irq_set_irq_wake(tgi->irqs[bank->bank], !enable);  in tegra_gpio_irq_set_wake()
567 		bank->wake_enb[port] |= mask;  in tegra_gpio_irq_set_wake()
569 		bank->wake_enb[port] &= ~mask;  in tegra_gpio_irq_set_wake()
579 	if (data->parent_data)  in tegra_gpio_irq_set_affinity()
582 	return -EINVAL;  in tegra_gpio_irq_set_affinity()
590 	tegra_gpio_enable(tgi, d->hwirq);  in tegra_gpio_irq_request_resources()
592 	return gpiochip_reqres_irq(chip, d->hwirq);  in tegra_gpio_irq_request_resources()
600 	gpiochip_relres_irq(chip, d->hwirq);  in tegra_gpio_irq_release_resources()
601 	tegra_gpio_enable(tgi, d->hwirq);  in tegra_gpio_irq_release_resources()
611 	struct tegra_gpio_info *tgi = dev_get_drvdata(s->private);  in tegra_dbg_gpio_show()
614 	for (i = 0; i < tgi->bank_count; i++) {  in tegra_dbg_gpio_show()
635 	debugfs_create_devm_seqfile(tgi->dev, "tegra_gpio", NULL,  in tegra_gpio_debuginit()
652 	{ .compatible = "nvidia,tegra210-pmc", },
665 	tgi = devm_kzalloc(&pdev->dev, sizeof(*tgi), GFP_KERNEL);  in tegra_gpio_probe()
667 		return -ENODEV;  in tegra_gpio_probe()
669 	tgi->soc = of_device_get_match_data(&pdev->dev);  in tegra_gpio_probe()
670 	tgi->dev = &pdev->dev;  in tegra_gpio_probe()
676 	tgi->bank_count = ret;  in tegra_gpio_probe()
678 	if (!tgi->bank_count) {  in tegra_gpio_probe()
679 		dev_err(&pdev->dev, "Missing IRQ resource\n");  in tegra_gpio_probe()
680 		return -ENODEV;  in tegra_gpio_probe()
683 	tgi->gc.label			= "tegra-gpio";  in tegra_gpio_probe()
684 	tgi->gc.request			= tegra_gpio_request;  in tegra_gpio_probe()
685 	tgi->gc.free			= tegra_gpio_free;  in tegra_gpio_probe()
686 	tgi->gc.direction_input		= tegra_gpio_direction_input;  in tegra_gpio_probe()
687 	tgi->gc.get			= tegra_gpio_get;  in tegra_gpio_probe()
688 	tgi->gc.direction_output	= tegra_gpio_direction_output;  in tegra_gpio_probe()
689 	tgi->gc.set			= tegra_gpio_set;  in tegra_gpio_probe()
690 	tgi->gc.get_direction		= tegra_gpio_get_direction;  in tegra_gpio_probe()
691 	tgi->gc.base			= 0;  in tegra_gpio_probe()
692 	tgi->gc.ngpio			= tgi->bank_count * 32;  in tegra_gpio_probe()
693 	tgi->gc.parent			= &pdev->dev;  in tegra_gpio_probe()
694 	tgi->gc.of_node			= pdev->dev.of_node;  in tegra_gpio_probe()
696 	tgi->ic.name			= "GPIO";  in tegra_gpio_probe()
697 	tgi->ic.irq_ack			= tegra_gpio_irq_ack;  in tegra_gpio_probe()
698 	tgi->ic.irq_mask		= tegra_gpio_irq_mask;  in tegra_gpio_probe()
699 	tgi->ic.irq_unmask		= tegra_gpio_irq_unmask;  in tegra_gpio_probe()
700 	tgi->ic.irq_set_type		= tegra_gpio_irq_set_type;  in tegra_gpio_probe()
701 	tgi->ic.irq_shutdown		= tegra_gpio_irq_shutdown;  in tegra_gpio_probe()
703 	tgi->ic.irq_set_wake		= tegra_gpio_irq_set_wake;  in tegra_gpio_probe()
705 	tgi->ic.irq_request_resources	= tegra_gpio_irq_request_resources;  in tegra_gpio_probe()
706 	tgi->ic.irq_release_resources	= tegra_gpio_irq_release_resources;  in tegra_gpio_probe()
710 	if (tgi->soc->debounce_supported)  in tegra_gpio_probe()
711 		tgi->gc.set_config = tegra_gpio_set_config;  in tegra_gpio_probe()
713 	tgi->bank_info = devm_kcalloc(&pdev->dev, tgi->bank_count,  in tegra_gpio_probe()
714 				      sizeof(*tgi->bank_info), GFP_KERNEL);  in tegra_gpio_probe()
715 	if (!tgi->bank_info)  in tegra_gpio_probe()
716 		return -ENOMEM;  in tegra_gpio_probe()
718 	tgi->irqs = devm_kcalloc(&pdev->dev, tgi->bank_count,  in tegra_gpio_probe()
719 				 sizeof(*tgi->irqs), GFP_KERNEL);  in tegra_gpio_probe()
720 	if (!tgi->irqs)  in tegra_gpio_probe()
721 		return -ENOMEM;  in tegra_gpio_probe()
723 	for (i = 0; i < tgi->bank_count; i++) {  in tegra_gpio_probe()
728 		bank = &tgi->bank_info[i];  in tegra_gpio_probe()
729 		bank->bank = i;  in tegra_gpio_probe()
731 		tgi->irqs[i] = ret;  in tegra_gpio_probe()
734 			raw_spin_lock_init(&bank->lvl_lock[j]);  in tegra_gpio_probe()
735 			spin_lock_init(&bank->dbc_lock[j]);  in tegra_gpio_probe()
739 	irq = &tgi->gc.irq;  in tegra_gpio_probe()
740 	irq->chip = &tgi->ic;  in tegra_gpio_probe()
741 	irq->fwnode = of_node_to_fwnode(pdev->dev.of_node);  in tegra_gpio_probe()
742 	irq->child_to_parent_hwirq = tegra_gpio_child_to_parent_hwirq;  in tegra_gpio_probe()
743 	irq->populate_parent_alloc_arg = tegra_gpio_populate_parent_fwspec;  in tegra_gpio_probe()
744 	irq->handler = handle_simple_irq;  in tegra_gpio_probe()
745 	irq->default_type = IRQ_TYPE_NONE;  in tegra_gpio_probe()
746 	irq->parent_handler = tegra_gpio_irq_handler;  in tegra_gpio_probe()
747 	irq->parent_handler_data = tgi;  in tegra_gpio_probe()
748 	irq->num_parents = tgi->bank_count;  in tegra_gpio_probe()
749 	irq->parents = tgi->irqs;  in tegra_gpio_probe()
753 		irq->parent_domain = irq_find_host(np);  in tegra_gpio_probe()
756 		if (!irq->parent_domain)  in tegra_gpio_probe()
757 			return -EPROBE_DEFER;  in tegra_gpio_probe()
759 		tgi->ic.irq_set_affinity = tegra_gpio_irq_set_affinity;  in tegra_gpio_probe()
762 	tgi->regs = devm_platform_ioremap_resource(pdev, 0);  in tegra_gpio_probe()
763 	if (IS_ERR(tgi->regs))  in tegra_gpio_probe()
764 		return PTR_ERR(tgi->regs);  in tegra_gpio_probe()
766 	for (i = 0; i < tgi->bank_count; i++) {  in tegra_gpio_probe()
774 	ret = devm_gpiochip_add_data(&pdev->dev, &tgi->gc, tgi);  in tegra_gpio_probe()
800 	{ .compatible = "nvidia,tegra210-gpio", .data = &tegra210_gpio_config },
801 	{ .compatible = "nvidia,tegra30-gpio", .data = &tegra30_gpio_config },
802 	{ .compatible = "nvidia,tegra20-gpio", .data = &tegra20_gpio_config },
809 		.name = "tegra-gpio",