Lines Matching full:tegra_car
42 clocks = <&tegra_car TEGRA124_CLK_PCIE>,
43 <&tegra_car TEGRA124_CLK_AFI>,
44 <&tegra_car TEGRA124_CLK_PLL_E>,
45 <&tegra_car TEGRA124_CLK_CML0>;
47 resets = <&tegra_car 70>,
48 <&tegra_car 72>,
49 <&tegra_car 74>;
89 clocks = <&tegra_car TEGRA124_CLK_HOST1X>;
91 resets = <&tegra_car 28>;
103 clocks = <&tegra_car TEGRA124_CLK_DISP1>;
105 resets = <&tegra_car 27>;
117 clocks = <&tegra_car TEGRA124_CLK_DISP2>;
119 resets = <&tegra_car 26>;
131 clocks = <&tegra_car TEGRA124_CLK_HDMI>,
132 <&tegra_car TEGRA124_CLK_PLL_D2_OUT0>;
134 resets = <&tegra_car 51>;
143 clocks = <&tegra_car TEGRA124_CLK_SOR0>,
144 <&tegra_car TEGRA124_CLK_SOR0_OUT>,
145 <&tegra_car TEGRA124_CLK_PLL_D_OUT0>,
146 <&tegra_car TEGRA124_CLK_PLL_DP>,
147 <&tegra_car TEGRA124_CLK_CLK_M>;
149 resets = <&tegra_car 182>;
158 clocks = <&tegra_car TEGRA124_CLK_DPAUX>,
159 <&tegra_car TEGRA124_CLK_PLL_DP>;
161 resets = <&tegra_car 181>;
192 clocks = <&tegra_car TEGRA124_CLK_GPU>,
193 <&tegra_car TEGRA124_CLK_PLL_P_OUT5>;
195 resets = <&tegra_car 184>;
221 clocks = <&tegra_car TEGRA124_CLK_TIMER>;
225 tegra_car: clock@60006000 { label
242 clocks = <&tegra_car TEGRA124_CLK_ACTMON>,
243 <&tegra_car TEGRA124_CLK_EMC>;
245 resets = <&tegra_car 119>;
301 clocks = <&tegra_car TEGRA124_CLK_APBDMA>;
303 resets = <&tegra_car 34>;
334 clocks = <&tegra_car TEGRA124_CLK_UARTA>;
336 resets = <&tegra_car 6>;
348 clocks = <&tegra_car TEGRA124_CLK_UARTB>;
350 resets = <&tegra_car 7>;
362 clocks = <&tegra_car TEGRA124_CLK_UARTC>;
364 resets = <&tegra_car 55>;
376 clocks = <&tegra_car TEGRA124_CLK_UARTD>;
378 resets = <&tegra_car 65>;
389 clocks = <&tegra_car TEGRA124_CLK_PWM>;
391 resets = <&tegra_car 17>;
402 clocks = <&tegra_car TEGRA124_CLK_I2C1>;
404 resets = <&tegra_car 12>;
417 clocks = <&tegra_car TEGRA124_CLK_I2C2>;
419 resets = <&tegra_car 54>;
432 clocks = <&tegra_car TEGRA124_CLK_I2C3>;
434 resets = <&tegra_car 67>;
447 clocks = <&tegra_car TEGRA124_CLK_I2C4>;
449 resets = <&tegra_car 103>;
462 clocks = <&tegra_car TEGRA124_CLK_I2C5>;
464 resets = <&tegra_car 47>;
477 clocks = <&tegra_car TEGRA124_CLK_I2C6>;
479 resets = <&tegra_car 166>;
492 clocks = <&tegra_car TEGRA124_CLK_SBC1>;
494 resets = <&tegra_car 41>;
507 clocks = <&tegra_car TEGRA124_CLK_SBC2>;
509 resets = <&tegra_car 44>;
522 clocks = <&tegra_car TEGRA124_CLK_SBC3>;
524 resets = <&tegra_car 46>;
537 clocks = <&tegra_car TEGRA124_CLK_SBC4>;
539 resets = <&tegra_car 68>;
552 clocks = <&tegra_car TEGRA124_CLK_SBC5>;
554 resets = <&tegra_car 104>;
567 clocks = <&tegra_car TEGRA124_CLK_SBC6>;
569 resets = <&tegra_car 105>;
580 clocks = <&tegra_car TEGRA124_CLK_RTC>;
587 clocks = <&tegra_car TEGRA124_CLK_PCLK>, <&clk32k_in>;
595 clocks = <&tegra_car TEGRA124_CLK_FUSE>;
597 resets = <&tegra_car 39>;
604 clocks = <&tegra_car TEGRA124_CLK_MC>;
615 clocks = <&tegra_car TEGRA124_CLK_EMC>;
626 clocks = <&tegra_car TEGRA124_CLK_SATA>,
627 <&tegra_car TEGRA124_CLK_SATA_OOB>,
628 <&tegra_car TEGRA124_CLK_CML1>,
629 <&tegra_car TEGRA124_CLK_PLL_E>;
631 resets = <&tegra_car 124>,
632 <&tegra_car 129>,
633 <&tegra_car 123>;
643 clocks = <&tegra_car TEGRA124_CLK_HDA>,
644 <&tegra_car TEGRA124_CLK_HDA2HDMI>,
645 <&tegra_car TEGRA124_CLK_HDA2CODEC_2X>;
647 resets = <&tegra_car 125>, /* hda */
648 <&tegra_car 128>, /* hda2hdmi */
649 <&tegra_car 111>; /* hda2codec_2x */
664 clocks = <&tegra_car TEGRA124_CLK_XUSB_HOST>,
665 <&tegra_car TEGRA124_CLK_XUSB_HOST_SRC>,
666 <&tegra_car TEGRA124_CLK_XUSB_FALCON_SRC>,
667 <&tegra_car TEGRA124_CLK_XUSB_SS>,
668 <&tegra_car TEGRA124_CLK_XUSB_SS_SRC>,
669 <&tegra_car TEGRA124_CLK_XUSB_SS_DIV2>,
670 <&tegra_car TEGRA124_CLK_XUSB_HS_SRC>,
671 <&tegra_car TEGRA124_CLK_XUSB_FS_SRC>,
672 <&tegra_car TEGRA124_CLK_PLL_U_480M>,
673 <&tegra_car TEGRA124_CLK_CLK_M>,
674 <&tegra_car TEGRA124_CLK_PLL_E>;
680 resets = <&tegra_car 89>, <&tegra_car 156>,
681 <&tegra_car 143>;
693 resets = <&tegra_car 142>;
823 clocks = <&tegra_car TEGRA124_CLK_SDMMC1>;
825 resets = <&tegra_car 14>;
834 clocks = <&tegra_car TEGRA124_CLK_SDMMC2>;
836 resets = <&tegra_car 9>;
845 clocks = <&tegra_car TEGRA124_CLK_SDMMC3>;
847 resets = <&tegra_car 69>;
856 clocks = <&tegra_car TEGRA124_CLK_SDMMC4>;
858 resets = <&tegra_car 15>;
871 clocks = <&tegra_car TEGRA124_CLK_TSENSOR>,
872 <&tegra_car TEGRA124_CLK_SOC_THERM>;
874 resets = <&tegra_car 78>;
1007 clocks = <&tegra_car TEGRA124_CLK_D_AUDIO>,
1008 <&tegra_car TEGRA124_CLK_APBIF>;
1010 resets = <&tegra_car 106>, /* d_audio */
1011 <&tegra_car 107>, /* apbif */
1012 <&tegra_car 30>, /* i2s0 */
1013 <&tegra_car 11>, /* i2s1 */
1014 <&tegra_car 18>, /* i2s2 */
1015 <&tegra_car 101>, /* i2s3 */
1016 <&tegra_car 102>, /* i2s4 */
1017 <&tegra_car 108>, /* dam0 */
1018 <&tegra_car 109>, /* dam1 */
1019 <&tegra_car 110>, /* dam2 */
1020 <&tegra_car 10>, /* spdif */
1021 <&tegra_car 153>, /* amx */
1022 <&tegra_car 185>, /* amx1 */
1023 <&tegra_car 154>, /* adx */
1024 <&tegra_car 180>, /* adx1 */
1025 <&tegra_car 186>, /* afc0 */
1026 <&tegra_car 187>, /* afc1 */
1027 <&tegra_car 188>, /* afc2 */
1028 <&tegra_car 189>, /* afc3 */
1029 <&tegra_car 190>, /* afc4 */
1030 <&tegra_car 191>; /* afc5 */
1057 clocks = <&tegra_car TEGRA124_CLK_I2S0>;
1059 resets = <&tegra_car 30>;
1068 clocks = <&tegra_car TEGRA124_CLK_I2S1>;
1070 resets = <&tegra_car 11>;
1079 clocks = <&tegra_car TEGRA124_CLK_I2S2>;
1081 resets = <&tegra_car 18>;
1090 clocks = <&tegra_car TEGRA124_CLK_I2S3>;
1092 resets = <&tegra_car 101>;
1101 clocks = <&tegra_car TEGRA124_CLK_I2S4>;
1103 resets = <&tegra_car 102>;
1114 clocks = <&tegra_car TEGRA124_CLK_USBD>;
1116 resets = <&tegra_car 22>;
1127 clocks = <&tegra_car TEGRA124_CLK_USBD>,
1128 <&tegra_car TEGRA124_CLK_PLL_U>,
1129 <&tegra_car TEGRA124_CLK_USBD>;
1131 resets = <&tegra_car 22>, <&tegra_car 22>;
1153 clocks = <&tegra_car TEGRA124_CLK_USB2>;
1155 resets = <&tegra_car 58>;
1166 clocks = <&tegra_car TEGRA124_CLK_USB2>,
1167 <&tegra_car TEGRA124_CLK_PLL_U>,
1168 <&tegra_car TEGRA124_CLK_USBD>;
1170 resets = <&tegra_car 58>, <&tegra_car 22>;
1191 clocks = <&tegra_car TEGRA124_CLK_USB3>;
1193 resets = <&tegra_car 59>;
1204 clocks = <&tegra_car TEGRA124_CLK_USB3>,
1205 <&tegra_car TEGRA124_CLK_PLL_U>,
1206 <&tegra_car TEGRA124_CLK_USBD>;
1208 resets = <&tegra_car 59>, <&tegra_car 22>;