Lines Matching full:tegra_car
49 clocks = <&tegra_car TEGRA30_CLK_PCIE>,
50 <&tegra_car TEGRA30_CLK_AFI>,
51 <&tegra_car TEGRA30_CLK_PLL_E>,
52 <&tegra_car TEGRA30_CLK_CML0>;
54 resets = <&tegra_car 70>,
55 <&tegra_car 72>,
56 <&tegra_car 74>;
122 clocks = <&tegra_car TEGRA30_CLK_HOST1X>;
124 resets = <&tegra_car 28>;
137 clocks = <&tegra_car TEGRA30_CLK_MPE>;
138 resets = <&tegra_car 60>;
148 clocks = <&tegra_car TEGRA30_CLK_VI>;
149 resets = <&tegra_car 20>;
159 clocks = <&tegra_car TEGRA30_CLK_EPP>;
160 resets = <&tegra_car 19>;
170 clocks = <&tegra_car TEGRA30_CLK_ISP>;
171 resets = <&tegra_car 23>;
181 clocks = <&tegra_car TEGRA30_CLK_GR2D>;
182 resets = <&tegra_car 21>;
191 clocks = <&tegra_car TEGRA30_CLK_GR3D>,
192 <&tegra_car TEGRA30_CLK_GR3D2>;
194 resets = <&tegra_car 24>,
195 <&tegra_car 98>;
206 clocks = <&tegra_car TEGRA30_CLK_DISP1>,
207 <&tegra_car TEGRA30_CLK_PLL_P>;
209 resets = <&tegra_car 27>;
236 clocks = <&tegra_car TEGRA30_CLK_DISP2>,
237 <&tegra_car TEGRA30_CLK_PLL_P>;
239 resets = <&tegra_car 26>;
266 clocks = <&tegra_car TEGRA30_CLK_HDMI>,
267 <&tegra_car TEGRA30_CLK_PLL_D2_OUT0>;
269 resets = <&tegra_car 51>;
278 clocks = <&tegra_car TEGRA30_CLK_TVO>;
285 clocks = <&tegra_car TEGRA30_CLK_DSIA>,
286 <&tegra_car TEGRA30_CLK_PLL_D_OUT0>;
288 resets = <&tegra_car 48>;
296 clocks = <&tegra_car TEGRA30_CLK_DSIB>,
297 <&tegra_car TEGRA30_CLK_PLL_D_OUT0>;
299 resets = <&tegra_car 84>;
311 clocks = <&tegra_car TEGRA30_CLK_TWD>;
353 clocks = <&tegra_car TEGRA30_CLK_TIMER>;
356 tegra_car: clock@60006000 { label
403 clocks = <&tegra_car TEGRA30_CLK_APBDMA>;
404 resets = <&tegra_car 34>;
418 clocks = <&tegra_car TEGRA30_CLK_ACTMON>,
419 <&tegra_car TEGRA30_CLK_EMC>;
421 resets = <&tegra_car TEGRA30_CLK_ACTMON>;
467 clocks = <&tegra_car TEGRA30_CLK_VDE>;
469 resets = <&tegra_car 61>, <&mc TEGRA30_MC_RESET_VDE>;
498 clocks = <&tegra_car TEGRA30_CLK_UARTA>;
499 resets = <&tegra_car 6>;
511 clocks = <&tegra_car TEGRA30_CLK_UARTB>;
512 resets = <&tegra_car 7>;
524 clocks = <&tegra_car TEGRA30_CLK_UARTC>;
525 resets = <&tegra_car 55>;
537 clocks = <&tegra_car TEGRA30_CLK_UARTD>;
538 resets = <&tegra_car 65>;
550 clocks = <&tegra_car TEGRA30_CLK_UARTE>;
551 resets = <&tegra_car 66>;
564 clocks = <&tegra_car TEGRA30_CLK_NOR>;
566 resets = <&tegra_car 42>;
575 clocks = <&tegra_car TEGRA30_CLK_PWM>;
576 resets = <&tegra_car 17>;
585 clocks = <&tegra_car TEGRA30_CLK_RTC>;
594 clocks = <&tegra_car TEGRA30_CLK_I2C1>,
595 <&tegra_car TEGRA30_CLK_PLL_P_OUT3>;
597 resets = <&tegra_car 12>;
610 clocks = <&tegra_car TEGRA30_CLK_I2C2>,
611 <&tegra_car TEGRA30_CLK_PLL_P_OUT3>;
613 resets = <&tegra_car 54>;
626 clocks = <&tegra_car TEGRA30_CLK_I2C3>,
627 <&tegra_car TEGRA30_CLK_PLL_P_OUT3>;
629 resets = <&tegra_car 67>;
642 clocks = <&tegra_car TEGRA30_CLK_I2C4>,
643 <&tegra_car TEGRA30_CLK_PLL_P_OUT3>;
644 resets = <&tegra_car 103>;
658 clocks = <&tegra_car TEGRA30_CLK_I2C5>,
659 <&tegra_car TEGRA30_CLK_PLL_P_OUT3>;
661 resets = <&tegra_car 47>;
674 clocks = <&tegra_car TEGRA30_CLK_SBC1>;
675 resets = <&tegra_car 41>;
688 clocks = <&tegra_car TEGRA30_CLK_SBC2>;
689 resets = <&tegra_car 44>;
702 clocks = <&tegra_car TEGRA30_CLK_SBC3>;
703 resets = <&tegra_car 46>;
716 clocks = <&tegra_car TEGRA30_CLK_SBC4>;
717 resets = <&tegra_car 68>;
730 clocks = <&tegra_car TEGRA30_CLK_SBC5>;
731 resets = <&tegra_car 104>;
744 clocks = <&tegra_car TEGRA30_CLK_SBC6>;
745 resets = <&tegra_car 106>;
756 clocks = <&tegra_car TEGRA30_CLK_KBC>;
757 resets = <&tegra_car 36>;
765 clocks = <&tegra_car TEGRA30_CLK_PCLK>, <&clk32k_in>;
773 clocks = <&tegra_car TEGRA30_CLK_MC>;
787 clocks = <&tegra_car TEGRA30_CLK_EMC>;
798 clocks = <&tegra_car TEGRA30_CLK_FUSE>;
800 resets = <&tegra_car 39>;
808 clocks = <&tegra_car TEGRA30_CLK_TSENSOR>;
809 resets = <&tegra_car TEGRA30_CLK_TSENSOR>;
811 assigned-clocks = <&tegra_car TEGRA30_CLK_TSENSOR>;
812 assigned-clock-parents = <&tegra_car TEGRA30_CLK_CLK_M>;
822 clocks = <&tegra_car TEGRA30_CLK_HDA>,
823 <&tegra_car TEGRA30_CLK_HDA2HDMI>,
824 <&tegra_car TEGRA30_CLK_HDA2CODEC_2X>;
826 resets = <&tegra_car 125>, /* hda */
827 <&tegra_car 128>, /* hda2hdmi */
828 <&tegra_car 111>; /* hda2codec_2x */
838 clocks = <&tegra_car TEGRA30_CLK_D_AUDIO>,
839 <&tegra_car TEGRA30_CLK_APBIF>;
841 resets = <&tegra_car 106>, /* d_audio */
842 <&tegra_car 107>, /* apbif */
843 <&tegra_car 30>, /* i2s0 */
844 <&tegra_car 11>, /* i2s1 */
845 <&tegra_car 18>, /* i2s2 */
846 <&tegra_car 101>, /* i2s3 */
847 <&tegra_car 102>, /* i2s4 */
848 <&tegra_car 108>, /* dam0 */
849 <&tegra_car 109>, /* dam1 */
850 <&tegra_car 110>, /* dam2 */
851 <&tegra_car 10>; /* spdif */
869 clocks = <&tegra_car TEGRA30_CLK_I2S0>;
870 resets = <&tegra_car 30>;
879 clocks = <&tegra_car TEGRA30_CLK_I2S1>;
880 resets = <&tegra_car 11>;
889 clocks = <&tegra_car TEGRA30_CLK_I2S2>;
890 resets = <&tegra_car 18>;
899 clocks = <&tegra_car TEGRA30_CLK_I2S3>;
900 resets = <&tegra_car 101>;
909 clocks = <&tegra_car TEGRA30_CLK_I2S4>;
910 resets = <&tegra_car 102>;
920 clocks = <&tegra_car TEGRA30_CLK_SDMMC1>;
922 resets = <&tegra_car 14>;
931 clocks = <&tegra_car TEGRA30_CLK_SDMMC2>;
933 resets = <&tegra_car 9>;
942 clocks = <&tegra_car TEGRA30_CLK_SDMMC3>;
944 resets = <&tegra_car 69>;
953 clocks = <&tegra_car TEGRA30_CLK_SDMMC4>;
955 resets = <&tegra_car 15>;
965 clocks = <&tegra_car TEGRA30_CLK_USBD>;
966 resets = <&tegra_car 22>;
978 clocks = <&tegra_car TEGRA30_CLK_USBD>,
979 <&tegra_car TEGRA30_CLK_PLL_U>,
980 <&tegra_car TEGRA30_CLK_USBD>;
982 resets = <&tegra_car 22>, <&tegra_car 22>;
1005 clocks = <&tegra_car TEGRA30_CLK_USB2>;
1006 resets = <&tegra_car 58>;
1017 clocks = <&tegra_car TEGRA30_CLK_USB2>,
1018 <&tegra_car TEGRA30_CLK_PLL_U>,
1019 <&tegra_car TEGRA30_CLK_USBD>;
1021 resets = <&tegra_car 58>, <&tegra_car 22>;
1043 clocks = <&tegra_car TEGRA30_CLK_USB3>;
1044 resets = <&tegra_car 59>;
1055 clocks = <&tegra_car TEGRA30_CLK_USB3>,
1056 <&tegra_car TEGRA30_CLK_PLL_U>,
1057 <&tegra_car TEGRA30_CLK_USBD>;
1059 resets = <&tegra_car 59>, <&tegra_car 22>;
1084 clocks = <&tegra_car TEGRA30_CLK_CCLK_G>;
1092 clocks = <&tegra_car TEGRA30_CLK_CCLK_G>;
1100 clocks = <&tegra_car TEGRA30_CLK_CCLK_G>;
1108 clocks = <&tegra_car TEGRA30_CLK_CCLK_G>;