Lines Matching full:tegra_car
49 clocks = <&tegra_car TEGRA124_CLK_PCIE>,
50 <&tegra_car TEGRA124_CLK_AFI>,
51 <&tegra_car TEGRA124_CLK_PLL_E>,
52 <&tegra_car TEGRA124_CLK_CML0>;
54 resets = <&tegra_car 70>,
55 <&tegra_car 72>,
56 <&tegra_car 74>;
95 clocks = <&tegra_car TEGRA124_CLK_HOST1X>;
97 resets = <&tegra_car 28>;
110 clocks = <&tegra_car TEGRA124_CLK_DISP1>;
112 resets = <&tegra_car 27>;
137 clocks = <&tegra_car TEGRA124_CLK_DISP2>;
139 resets = <&tegra_car 26>;
160 clocks = <&tegra_car TEGRA124_CLK_HDMI>,
161 <&tegra_car TEGRA124_CLK_PLL_D2_OUT0>;
163 resets = <&tegra_car 51>;
172 clocks = <&tegra_car TEGRA124_CLK_VIC03>;
174 resets = <&tegra_car 178>;
184 clocks = <&tegra_car TEGRA124_CLK_SOR0>,
185 <&tegra_car TEGRA124_CLK_SOR0_OUT>,
186 <&tegra_car TEGRA124_CLK_PLL_D_OUT0>,
187 <&tegra_car TEGRA124_CLK_PLL_DP>,
188 <&tegra_car TEGRA124_CLK_CLK_M>;
190 resets = <&tegra_car 182>;
199 clocks = <&tegra_car TEGRA124_CLK_DPAUX>,
200 <&tegra_car TEGRA124_CLK_PLL_DP>;
202 resets = <&tegra_car 181>;
238 clocks = <&tegra_car TEGRA124_CLK_GPU>,
239 <&tegra_car TEGRA124_CLK_PLL_P_OUT5>;
241 resets = <&tegra_car 184>;
270 clocks = <&tegra_car TEGRA124_CLK_TIMER>;
273 tegra_car: clock@60006000 { label
290 clocks = <&tegra_car TEGRA124_CLK_ACTMON>,
291 <&tegra_car TEGRA124_CLK_EMC>;
293 resets = <&tegra_car 119>;
356 clocks = <&tegra_car TEGRA124_CLK_APBDMA>;
357 resets = <&tegra_car 34>;
388 clocks = <&tegra_car TEGRA124_CLK_UARTA>;
389 resets = <&tegra_car 6>;
401 clocks = <&tegra_car TEGRA124_CLK_UARTB>;
402 resets = <&tegra_car 7>;
414 clocks = <&tegra_car TEGRA124_CLK_UARTC>;
415 resets = <&tegra_car 55>;
427 clocks = <&tegra_car TEGRA124_CLK_UARTD>;
428 resets = <&tegra_car 65>;
439 clocks = <&tegra_car TEGRA124_CLK_PWM>;
440 resets = <&tegra_car 17>;
451 clocks = <&tegra_car TEGRA124_CLK_I2C1>;
453 resets = <&tegra_car 12>;
466 clocks = <&tegra_car TEGRA124_CLK_I2C2>;
468 resets = <&tegra_car 54>;
481 clocks = <&tegra_car TEGRA124_CLK_I2C3>;
483 resets = <&tegra_car 67>;
496 clocks = <&tegra_car TEGRA124_CLK_I2C4>;
498 resets = <&tegra_car 103>;
511 clocks = <&tegra_car TEGRA124_CLK_I2C5>;
513 resets = <&tegra_car 47>;
526 clocks = <&tegra_car TEGRA124_CLK_I2C6>;
528 resets = <&tegra_car 166>;
541 clocks = <&tegra_car TEGRA124_CLK_SBC1>;
543 resets = <&tegra_car 41>;
556 clocks = <&tegra_car TEGRA124_CLK_SBC2>;
558 resets = <&tegra_car 44>;
571 clocks = <&tegra_car TEGRA124_CLK_SBC3>;
573 resets = <&tegra_car 46>;
586 clocks = <&tegra_car TEGRA124_CLK_SBC4>;
588 resets = <&tegra_car 68>;
601 clocks = <&tegra_car TEGRA124_CLK_SBC5>;
603 resets = <&tegra_car 104>;
616 clocks = <&tegra_car TEGRA124_CLK_SBC6>;
618 resets = <&tegra_car 105>;
629 clocks = <&tegra_car TEGRA124_CLK_RTC>;
635 clocks = <&tegra_car TEGRA124_CLK_PCLK>, <&clk32k_in>;
643 clocks = <&tegra_car TEGRA124_CLK_FUSE>;
645 resets = <&tegra_car 39>;
652 clocks = <&tegra_car TEGRA124_CLK_MC>;
665 clocks = <&tegra_car TEGRA124_CLK_EMC>;
679 clocks = <&tegra_car TEGRA124_CLK_SATA>,
680 <&tegra_car TEGRA124_CLK_SATA_OOB>,
681 <&tegra_car TEGRA124_CLK_CML1>,
682 <&tegra_car TEGRA124_CLK_PLL_E>;
684 resets = <&tegra_car 124>,
685 <&tegra_car 129>,
686 <&tegra_car 123>;
695 clocks = <&tegra_car TEGRA124_CLK_HDA>,
696 <&tegra_car TEGRA124_CLK_HDA2HDMI>,
697 <&tegra_car TEGRA124_CLK_HDA2CODEC_2X>;
699 resets = <&tegra_car 125>, /* hda */
700 <&tegra_car 128>, /* hda2hdmi */
701 <&tegra_car 111>; /* hda2codec_2x */
716 clocks = <&tegra_car TEGRA124_CLK_XUSB_HOST>,
717 <&tegra_car TEGRA124_CLK_XUSB_HOST_SRC>,
718 <&tegra_car TEGRA124_CLK_XUSB_FALCON_SRC>,
719 <&tegra_car TEGRA124_CLK_XUSB_SS>,
720 <&tegra_car TEGRA124_CLK_XUSB_SS_SRC>,
721 <&tegra_car TEGRA124_CLK_XUSB_SS_DIV2>,
722 <&tegra_car TEGRA124_CLK_XUSB_HS_SRC>,
723 <&tegra_car TEGRA124_CLK_XUSB_FS_SRC>,
724 <&tegra_car TEGRA124_CLK_PLL_U_480M>,
725 <&tegra_car TEGRA124_CLK_CLK_M>,
726 <&tegra_car TEGRA124_CLK_PLL_E>;
732 resets = <&tegra_car 89>, <&tegra_car 156>,
733 <&tegra_car 143>;
744 resets = <&tegra_car 142>;
878 clocks = <&tegra_car TEGRA124_CLK_SDMMC1>;
880 resets = <&tegra_car 14>;
889 clocks = <&tegra_car TEGRA124_CLK_SDMMC2>;
891 resets = <&tegra_car 9>;
900 clocks = <&tegra_car TEGRA124_CLK_SDMMC3>;
902 resets = <&tegra_car 69>;
911 clocks = <&tegra_car TEGRA124_CLK_SDMMC4>;
913 resets = <&tegra_car 15>;
922 clocks = <&tegra_car TEGRA124_CLK_CEC>;
936 clocks = <&tegra_car TEGRA124_CLK_TSENSOR>,
937 <&tegra_car TEGRA124_CLK_SOC_THERM>;
939 resets = <&tegra_car 78>;
961 clocks = <&tegra_car TEGRA124_CLK_DFLL_SOC>,
962 <&tegra_car TEGRA124_CLK_DFLL_REF>,
963 <&tegra_car TEGRA124_CLK_I2C5>;
965 resets = <&tegra_car TEGRA124_RST_DFLL_DVCO>;
984 clocks = <&tegra_car TEGRA124_CLK_D_AUDIO>,
985 <&tegra_car TEGRA124_CLK_APBIF>;
987 resets = <&tegra_car 106>, /* d_audio */
988 <&tegra_car 107>, /* apbif */
989 <&tegra_car 30>, /* i2s0 */
990 <&tegra_car 11>, /* i2s1 */
991 <&tegra_car 18>, /* i2s2 */
992 <&tegra_car 101>, /* i2s3 */
993 <&tegra_car 102>, /* i2s4 */
994 <&tegra_car 108>, /* dam0 */
995 <&tegra_car 109>, /* dam1 */
996 <&tegra_car 110>, /* dam2 */
997 <&tegra_car 10>, /* spdif */
998 <&tegra_car 153>, /* amx */
999 <&tegra_car 185>, /* amx1 */
1000 <&tegra_car 154>, /* adx */
1001 <&tegra_car 180>, /* adx1 */
1002 <&tegra_car 186>, /* afc0 */
1003 <&tegra_car 187>, /* afc1 */
1004 <&tegra_car 188>, /* afc2 */
1005 <&tegra_car 189>, /* afc3 */
1006 <&tegra_car 190>, /* afc4 */
1007 <&tegra_car 191>; /* afc5 */
1034 clocks = <&tegra_car TEGRA124_CLK_I2S0>;
1035 resets = <&tegra_car 30>;
1044 clocks = <&tegra_car TEGRA124_CLK_I2S1>;
1045 resets = <&tegra_car 11>;
1054 clocks = <&tegra_car TEGRA124_CLK_I2S2>;
1055 resets = <&tegra_car 18>;
1064 clocks = <&tegra_car TEGRA124_CLK_I2S3>;
1065 resets = <&tegra_car 101>;
1074 clocks = <&tegra_car TEGRA124_CLK_I2S4>;
1075 resets = <&tegra_car 102>;
1086 clocks = <&tegra_car TEGRA124_CLK_USBD>;
1087 resets = <&tegra_car 22>;
1098 clocks = <&tegra_car TEGRA124_CLK_USBD>,
1099 <&tegra_car TEGRA124_CLK_PLL_U>,
1100 <&tegra_car TEGRA124_CLK_USBD>;
1102 resets = <&tegra_car 22>, <&tegra_car 22>;
1124 clocks = <&tegra_car TEGRA124_CLK_USB2>;
1125 resets = <&tegra_car 58>;
1136 clocks = <&tegra_car TEGRA124_CLK_USB2>,
1137 <&tegra_car TEGRA124_CLK_PLL_U>,
1138 <&tegra_car TEGRA124_CLK_USBD>;
1140 resets = <&tegra_car 58>, <&tegra_car 22>;
1161 clocks = <&tegra_car TEGRA124_CLK_USB3>;
1162 resets = <&tegra_car 59>;
1173 clocks = <&tegra_car TEGRA124_CLK_USB3>,
1174 <&tegra_car TEGRA124_CLK_PLL_U>,
1175 <&tegra_car TEGRA124_CLK_USBD>;
1177 resets = <&tegra_car 59>, <&tegra_car 22>;
1202 clocks = <&tegra_car TEGRA124_CLK_CCLK_G>,
1203 <&tegra_car TEGRA124_CLK_CCLK_LP>,
1204 <&tegra_car TEGRA124_CLK_PLL_X>,
1205 <&tegra_car TEGRA124_CLK_PLL_P>,