43 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_get_direction()  local
45 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_get_direction()
46 	pin_reg = readl(gpio_dev->base + offset * 4);  in amd_gpio_get_direction()
47 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_get_direction()
59 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_direction_input()  local
61 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_direction_input()
62 	pin_reg = readl(gpio_dev->base + offset * 4);  in amd_gpio_direction_input()
64 	writel(pin_reg, gpio_dev->base + offset * 4);  in amd_gpio_direction_input()
65 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_direction_input()
75 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_direction_output()  local
77 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_direction_output()
78 	pin_reg = readl(gpio_dev->base + offset * 4);  in amd_gpio_direction_output()
84 	writel(pin_reg, gpio_dev->base + offset * 4);  in amd_gpio_direction_output()
85 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_direction_output()
94 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_get_value()  local
96 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_get_value()
97 	pin_reg = readl(gpio_dev->base + offset * 4);  in amd_gpio_get_value()
98 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_get_value()
107 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_set_value()  local
109 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_set_value()
110 	pin_reg = readl(gpio_dev->base + offset * 4);  in amd_gpio_set_value()
115 	writel(pin_reg, gpio_dev->base + offset * 4);  in amd_gpio_set_value()
116 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_set_value()
126 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_set_debounce()  local
128 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_set_debounce()
129 	pin_reg = readl(gpio_dev->base + offset * 4);  in amd_gpio_set_debounce()
178 	writel(pin_reg, gpio_dev->base + offset * 4);  in amd_gpio_set_debounce()
179 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_set_debounce()
202 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_dbg_show()  local
218 	for (bank = 0; bank < gpio_dev->hwbank_num; bank++) {  in amd_gpio_dbg_show()
244 			raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_dbg_show()
245 			pin_reg = readl(gpio_dev->base + i * 4);  in amd_gpio_dbg_show()
246 			raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_dbg_show()
349 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_irq_enable()  local
351 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_irq_enable()
352 	pin_reg = readl(gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_enable()
355 	writel(pin_reg, gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_enable()
356 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_irq_enable()
364 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_irq_disable()  local
366 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_irq_disable()
367 	pin_reg = readl(gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_disable()
370 	writel(pin_reg, gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_disable()
371 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_irq_disable()
379 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_irq_mask()  local
381 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_irq_mask()
382 	pin_reg = readl(gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_mask()
384 	writel(pin_reg, gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_mask()
385 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_irq_mask()
393 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_irq_unmask()  local
395 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_irq_unmask()
396 	pin_reg = readl(gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_unmask()
398 	writel(pin_reg, gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_unmask()
399 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_irq_unmask()
407 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_irq_eoi()  local
409 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_irq_eoi()
410 	reg = readl(gpio_dev->base + WAKE_INT_MASTER_REG);  in amd_gpio_irq_eoi()
412 	writel(reg, gpio_dev->base + WAKE_INT_MASTER_REG);  in amd_gpio_irq_eoi()
413 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_irq_eoi()
422 	struct amd_gpio *gpio_dev = gpiochip_get_data(gc);  in amd_gpio_irq_set_type()  local
424 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_irq_set_type()
425 	pin_reg = readl(gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_set_type()
467 		dev_err(&gpio_dev->pdev->dev, "Invalid type value\n");  in amd_gpio_irq_set_type()
491 	writel(pin_reg_irq_en, gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_set_type()
492 	while ((readl(gpio_dev->base + (d->hwirq)*4) & mask) != mask)  in amd_gpio_irq_set_type()
494 	writel(pin_reg, gpio_dev->base + (d->hwirq)*4);  in amd_gpio_irq_set_type()
495 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_irq_set_type()
525 	struct amd_gpio *gpio_dev = dev_id;  in amd_gpio_irq_handler()  local
526 	struct gpio_chip *gc = &gpio_dev->gc;  in amd_gpio_irq_handler()
535 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_irq_handler()
536 	status = readl(gpio_dev->base + WAKE_INT_STATUS_REG1);  in amd_gpio_irq_handler()
538 	status |= readl(gpio_dev->base + WAKE_INT_STATUS_REG0);  in amd_gpio_irq_handler()
539 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_irq_handler()
543 	regs = gpio_dev->base;  in amd_gpio_irq_handler()
567 			raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_irq_handler()
571 				dev_dbg(&gpio_dev->pdev->dev,  in amd_gpio_irq_handler()
576 			raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_irq_handler()
582 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_gpio_irq_handler()
583 	regval = readl(gpio_dev->base + WAKE_INT_MASTER_REG);  in amd_gpio_irq_handler()
585 	writel(regval, gpio_dev->base + WAKE_INT_MASTER_REG);  in amd_gpio_irq_handler()
586 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_gpio_irq_handler()
593 	struct amd_gpio *gpio_dev = pinctrl_dev_get_drvdata(pctldev);  in amd_get_groups_count()  local
595 	return gpio_dev->ngroups;  in amd_get_groups_count()
601 	struct amd_gpio *gpio_dev = pinctrl_dev_get_drvdata(pctldev);  in amd_get_group_name()  local
603 	return gpio_dev->groups[group].name;  in amd_get_group_name()
611 	struct amd_gpio *gpio_dev = pinctrl_dev_get_drvdata(pctldev);  in amd_get_group_pins()  local
613 	*pins = gpio_dev->groups[group].pins;  in amd_get_group_pins()
614 	*num_pins = gpio_dev->groups[group].npins;  in amd_get_group_pins()
635 	struct amd_gpio *gpio_dev = pinctrl_dev_get_drvdata(pctldev);  in amd_pinconf_get()  local
638 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_pinconf_get()
639 	pin_reg = readl(gpio_dev->base + pin*4);  in amd_pinconf_get()
640 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_pinconf_get()
659 		dev_err(&gpio_dev->pdev->dev, "Invalid config param %04x\n",  in amd_pinconf_get()
678 	struct amd_gpio *gpio_dev = pinctrl_dev_get_drvdata(pctldev);  in amd_pinconf_set()  local
680 	raw_spin_lock_irqsave(&gpio_dev->lock, flags);  in amd_pinconf_set()
684 		pin_reg = readl(gpio_dev->base + pin*4);  in amd_pinconf_set()
712 			dev_err(&gpio_dev->pdev->dev,  in amd_pinconf_set()
717 		writel(pin_reg, gpio_dev->base + pin*4);  in amd_pinconf_set()
719 	raw_spin_unlock_irqrestore(&gpio_dev->lock, flags);  in amd_pinconf_set()
768 static bool amd_gpio_should_save(struct amd_gpio *gpio_dev, unsigned int pin)  in amd_gpio_should_save()  argument
770 	const struct pin_desc *pd = pin_desc_get(gpio_dev->pctrl, pin);  in amd_gpio_should_save()
780 	    gpiochip_line_is_irq(&gpio_dev->gc, pin))  in amd_gpio_should_save()
788 	struct amd_gpio *gpio_dev = dev_get_drvdata(dev);  in amd_gpio_suspend()  local
789 	struct pinctrl_desc *desc = gpio_dev->pctrl->desc;  in amd_gpio_suspend()
795 		if (!amd_gpio_should_save(gpio_dev, pin))  in amd_gpio_suspend()
798 		gpio_dev->saved_regs[i] = readl(gpio_dev->base + pin*4);  in amd_gpio_suspend()
806 	struct amd_gpio *gpio_dev = dev_get_drvdata(dev);  in amd_gpio_resume()  local
807 	struct pinctrl_desc *desc = gpio_dev->pctrl->desc;  in amd_gpio_resume()
813 		if (!amd_gpio_should_save(gpio_dev, pin))  in amd_gpio_resume()
816 		writel(gpio_dev->saved_regs[i], gpio_dev->base + pin*4);  in amd_gpio_resume()
841 	struct amd_gpio *gpio_dev;  in amd_gpio_probe()  local
844 	gpio_dev = devm_kzalloc(&pdev->dev,  in amd_gpio_probe()
846 	if (!gpio_dev)  in amd_gpio_probe()
849 	raw_spin_lock_init(&gpio_dev->lock);  in amd_gpio_probe()
857 	gpio_dev->base = devm_ioremap(&pdev->dev, res->start,  in amd_gpio_probe()
859 	if (!gpio_dev->base)  in amd_gpio_probe()
867 	gpio_dev->saved_regs = devm_kcalloc(&pdev->dev, amd_pinctrl_desc.npins,  in amd_gpio_probe()
868 					    sizeof(*gpio_dev->saved_regs),  in amd_gpio_probe()
870 	if (!gpio_dev->saved_regs)  in amd_gpio_probe()
874 	gpio_dev->pdev = pdev;  in amd_gpio_probe()
875 	gpio_dev->gc.get_direction	= amd_gpio_get_direction;  in amd_gpio_probe()
876 	gpio_dev->gc.direction_input	= amd_gpio_direction_input;  in amd_gpio_probe()
877 	gpio_dev->gc.direction_output	= amd_gpio_direction_output;  in amd_gpio_probe()
878 	gpio_dev->gc.get			= amd_gpio_get_value;  in amd_gpio_probe()
879 	gpio_dev->gc.set			= amd_gpio_set_value;  in amd_gpio_probe()
880 	gpio_dev->gc.set_config		= amd_gpio_set_config;  in amd_gpio_probe()
881 	gpio_dev->gc.dbg_show		= amd_gpio_dbg_show;  in amd_gpio_probe()
883 	gpio_dev->gc.base		= -1;  in amd_gpio_probe()
884 	gpio_dev->gc.label			= pdev->name;  in amd_gpio_probe()
885 	gpio_dev->gc.owner			= THIS_MODULE;  in amd_gpio_probe()
886 	gpio_dev->gc.parent			= &pdev->dev;  in amd_gpio_probe()
887 	gpio_dev->gc.ngpio			= resource_size(res) / 4;  in amd_gpio_probe()
889 	gpio_dev->gc.of_node			= pdev->dev.of_node;  in amd_gpio_probe()
892 	gpio_dev->hwbank_num = gpio_dev->gc.ngpio / 64;  in amd_gpio_probe()
893 	gpio_dev->groups = kerncz_groups;  in amd_gpio_probe()
894 	gpio_dev->ngroups = ARRAY_SIZE(kerncz_groups);  in amd_gpio_probe()
897 	gpio_dev->pctrl = devm_pinctrl_register(&pdev->dev, &amd_pinctrl_desc,  in amd_gpio_probe()
898 						gpio_dev);  in amd_gpio_probe()
899 	if (IS_ERR(gpio_dev->pctrl)) {  in amd_gpio_probe()
901 		return PTR_ERR(gpio_dev->pctrl);  in amd_gpio_probe()
904 	girq = &gpio_dev->gc.irq;  in amd_gpio_probe()
913 	ret = gpiochip_add_data(&gpio_dev->gc, gpio_dev);  in amd_gpio_probe()
917 	ret = gpiochip_add_pin_range(&gpio_dev->gc, dev_name(&pdev->dev),  in amd_gpio_probe()
918 				0, 0, gpio_dev->gc.ngpio);  in amd_gpio_probe()
925 			       IRQF_SHARED, KBUILD_MODNAME, gpio_dev);  in amd_gpio_probe()
929 	platform_set_drvdata(pdev, gpio_dev);  in amd_gpio_probe()
935 	gpiochip_remove(&gpio_dev->gc);  in amd_gpio_probe()
942 	struct amd_gpio *gpio_dev;  in amd_gpio_remove()  local
944 	gpio_dev = platform_get_drvdata(pdev);  in amd_gpio_remove()
946 	gpiochip_remove(&gpio_dev->gc);  in amd_gpio_remove()