539 	void __iomem *gpio_base;  in owl_gpio_request()  local
546 	gpio_base = pctrl->base + port->offset;  in owl_gpio_request()
553 	owl_gpio_update_reg(gpio_base + port->outen, offset, true);  in owl_gpio_request()
563 	void __iomem *gpio_base;  in owl_gpio_free()  local
570 	gpio_base = pctrl->base + port->offset;  in owl_gpio_free()
574 	owl_gpio_update_reg(gpio_base + port->outen, offset, false);  in owl_gpio_free()
577 	owl_gpio_update_reg(gpio_base + port->inen, offset, false);  in owl_gpio_free()
585 	void __iomem *gpio_base;  in owl_gpio_get()  local
593 	gpio_base = pctrl->base + port->offset;  in owl_gpio_get()
596 	val = readl_relaxed(gpio_base + port->dat);  in owl_gpio_get()
606 	void __iomem *gpio_base;  in owl_gpio_set()  local
613 	gpio_base = pctrl->base + port->offset;  in owl_gpio_set()
616 	owl_gpio_update_reg(gpio_base + port->dat, offset, value);  in owl_gpio_set()
624 	void __iomem *gpio_base;  in owl_gpio_direction_input()  local
631 	gpio_base = pctrl->base + port->offset;  in owl_gpio_direction_input()
634 	owl_gpio_update_reg(gpio_base + port->outen, offset, false);  in owl_gpio_direction_input()
635 	owl_gpio_update_reg(gpio_base + port->inen, offset, true);  in owl_gpio_direction_input()
646 	void __iomem *gpio_base;  in owl_gpio_direction_output()  local
653 	gpio_base = pctrl->base + port->offset;  in owl_gpio_direction_output()
656 	owl_gpio_update_reg(gpio_base + port->inen, offset, false);  in owl_gpio_direction_output()
657 	owl_gpio_update_reg(gpio_base + port->outen, offset, true);  in owl_gpio_direction_output()
658 	owl_gpio_update_reg(gpio_base + port->dat, offset, value);  in owl_gpio_direction_output()
667 	void __iomem *gpio_base;  in irq_set_type()  local
709 	gpio_base = pctrl->base + port->offset;  in irq_set_type()
714 	value = readl_relaxed(gpio_base + port->intc_type + offset);  in irq_set_type()
717 	writel_relaxed(value, gpio_base + port->intc_type + offset);  in irq_set_type()
727 	void __iomem *gpio_base;  in owl_gpio_irq_mask()  local
736 	gpio_base = pctrl->base + port->offset;  in owl_gpio_irq_mask()
740 	owl_gpio_update_reg(gpio_base + port->intc_msk, gpio, false);  in owl_gpio_irq_mask()
743 	val = readl_relaxed(gpio_base + port->intc_msk);  in owl_gpio_irq_mask()
745 		owl_gpio_update_reg(gpio_base + port->intc_ctl,  in owl_gpio_irq_mask()
756 	void __iomem *gpio_base;  in owl_gpio_irq_unmask()  local
765 	gpio_base = pctrl->base + port->offset;  in owl_gpio_irq_unmask()
769 	value = readl_relaxed(gpio_base + port->intc_ctl);  in owl_gpio_irq_unmask()
772 	writel_relaxed(value, gpio_base + port->intc_ctl);  in owl_gpio_irq_unmask()
775 	owl_gpio_update_reg(gpio_base + port->intc_msk, gpio, true);  in owl_gpio_irq_unmask()
785 	void __iomem *gpio_base;  in owl_gpio_irq_ack()  local
804 	gpio_base = pctrl->base + port->offset;  in owl_gpio_irq_ack()
808 	owl_gpio_update_reg(gpio_base + port->intc_ctl,  in owl_gpio_irq_ack()