391 			val = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL);  in tegra_pcie_rp_irq_handler()
420 		tmp = dw_pcie_readl_dbi(pci, PCIE_PL_CHK_REG_CONTROL_STATUS);  in tegra_pcie_rp_irq_handler()
434 		tmp = dw_pcie_readl_dbi(pci, PCIE_PL_CHK_REG_ERR_ADDR);  in tegra_pcie_rp_irq_handler()
478 	val = dw_pcie_readl_dbi(pci, pcie->cfg_link_cap_l1sub);  in tegra_pcie_ep_irq_thread()
483 	val = dw_pcie_readl_dbi(pci, PCI_COMMAND);  in tegra_pcie_ep_irq_thread()
601 	val = dw_pcie_readl_dbi(&pcie->pci, pcie->cfg_link_cap_l1sub);  in disable_aspm_l11()
610 	val = dw_pcie_readl_dbi(&pcie->pci, pcie->cfg_link_cap_l1sub);  in disable_aspm_l12()
619 	val = dw_pcie_readl_dbi(&pcie->pci, event_cntr_ctrl_offset[pcie->cid]);  in event_counter_prog()
625 	val = dw_pcie_readl_dbi(&pcie->pci, event_cntr_data_offset[pcie->cid]);  in event_counter_prog()
677 	val = dw_pcie_readl_dbi(pci, pcie->cfg_link_cap_l1sub);  in init_host_aspm()
684 	val = dw_pcie_readl_dbi(pci, PCIE_PORT_AFR);  in init_host_aspm()
832 	val = dw_pcie_readl_dbi(pci, GEN3_RELATED_OFF);  in config_gen3_gen4_eq_presets()
836 	val = dw_pcie_readl_dbi(pci, GEN3_EQ_CONTROL_OFF);  in config_gen3_gen4_eq_presets()
842 	val = dw_pcie_readl_dbi(pci, GEN3_RELATED_OFF);  in config_gen3_gen4_eq_presets()
847 	val = dw_pcie_readl_dbi(pci, GEN3_EQ_CONTROL_OFF);  in config_gen3_gen4_eq_presets()
853 	val = dw_pcie_readl_dbi(pci, GEN3_RELATED_OFF);  in config_gen3_gen4_eq_presets()
864 	val = dw_pcie_readl_dbi(pci, PCI_IO_BASE);  in tegra_pcie_prepare_host()
868 	val = dw_pcie_readl_dbi(pci, PCI_PREF_MEMORY_BASE);  in tegra_pcie_prepare_host()
876 	val = dw_pcie_readl_dbi(pci, PORT_LOGIC_AMBA_ERROR_RESPONSE_DEFAULT);  in tegra_pcie_prepare_host()
883 	val = dw_pcie_readl_dbi(pci, pcie->pcie_cap_base + PCI_EXP_LNKCAP);  in tegra_pcie_prepare_host()
892 	val = dw_pcie_readl_dbi(pci, GEN3_RELATED_OFF);  in tegra_pcie_prepare_host()
897 		val = dw_pcie_readl_dbi(pci, CFG_TIMER_CTRL_MAX_FUNC_NUM_OFF);  in tegra_pcie_prepare_host()
966 		val = dw_pcie_readl_dbi(pci, offset + PCI_DLF_CAP);  in tegra_pcie_dw_host_init()
1755 		val = dw_pcie_readl_dbi(pci, CFG_TIMER_CTRL_MAX_FUNC_NUM_OFF);  in pex_ep_event_pex_rst_deassert()
1770 	val = dw_pcie_readl_dbi(pci, GEN3_RELATED_OFF);  in pex_ep_event_pex_rst_deassert()
2224 	pcie->msi_ctrl_int = dw_pcie_readl_dbi(&pcie->pci,  in tegra_pcie_dw_suspend_noirq()