325 static inline u32 appl_readl(struct tegra_pcie_dw *pcie, const u32 reg)  in appl_readl()  function
376 	val = appl_readl(pcie, APPL_INTR_STATUS_L0);  in tegra_pcie_rp_irq_handler()
378 		val = appl_readl(pcie, APPL_INTR_STATUS_L1_0_0);  in tegra_pcie_rp_irq_handler()
383 			val = appl_readl(pcie, APPL_CAR_RESET_OVRD);  in tegra_pcie_rp_irq_handler()
387 			val = appl_readl(pcie, APPL_CAR_RESET_OVRD);  in tegra_pcie_rp_irq_handler()
398 		val = appl_readl(pcie, APPL_INTR_STATUS_L1_8_0);  in tegra_pcie_rp_irq_handler()
417 	val = appl_readl(pcie, APPL_INTR_STATUS_L0);  in tegra_pcie_rp_irq_handler()
419 		val = appl_readl(pcie, APPL_INTR_STATUS_L1_18);  in tegra_pcie_rp_irq_handler()
462 	val = appl_readl(pcie, APPL_CTRL);  in pex_ep_event_hot_rst_done()
493 		val = appl_readl(pcie, APPL_LTR_MSG_2);  in tegra_pcie_ep_irq_thread()
499 			val = appl_readl(pcie, APPL_LTR_MSG_2);  in tegra_pcie_ep_irq_thread()
520 	val = appl_readl(pcie, APPL_INTR_STATUS_L0);  in tegra_pcie_ep_hard_irq()
522 		val = appl_readl(pcie, APPL_INTR_STATUS_L1_0_0);  in tegra_pcie_ep_hard_irq()
529 			tmp = appl_readl(pcie, APPL_LINK_STATUS);  in tegra_pcie_ep_hard_irq()
540 		val = appl_readl(pcie, APPL_INTR_STATUS_L1_15);  in tegra_pcie_ep_hard_irq()
710 	val = appl_readl(pcie, APPL_INTR_EN_L0_0);  in tegra_pcie_enable_system_interrupts()
714 	val = appl_readl(pcie, APPL_INTR_EN_L1_0_0);  in tegra_pcie_enable_system_interrupts()
719 		val = appl_readl(pcie, APPL_INTR_EN_L0_0);  in tegra_pcie_enable_system_interrupts()
723 		val = appl_readl(pcie, APPL_INTR_EN_L1_18);  in tegra_pcie_enable_system_interrupts()
748 	val = appl_readl(pcie, APPL_INTR_EN_L0_0);  in tegra_pcie_enable_legacy_interrupts()
753 	val = appl_readl(pcie, APPL_INTR_EN_L1_8_0);  in tegra_pcie_enable_legacy_interrupts()
771 	val = appl_readl(pcie, APPL_INTR_EN_L0_0);  in tegra_pcie_enable_msi_interrupts()
907 	val = appl_readl(pcie, APPL_PINMUX);  in tegra_pcie_prepare_host()
914 	val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_prepare_host()
919 	val = appl_readl(pcie, APPL_PINMUX);  in tegra_pcie_prepare_host()
945 		val = appl_readl(pcie, APPL_DEBUG);  in tegra_pcie_dw_host_init()
948 		tmp = appl_readl(pcie, APPL_LINK_STATUS);  in tegra_pcie_dw_host_init()
958 		val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_dw_host_init()
1350 		val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_config_controller()
1372 	val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_config_controller()
1375 	val = appl_readl(pcie, APPL_CFG_MISC);  in tegra_pcie_config_controller()
1380 		val = appl_readl(pcie, APPL_PINMUX);  in tegra_pcie_config_controller()
1488 	val = appl_readl(pcie, APPL_RADM_STATUS);  in tegra_pcie_try_link_l2()
1515 		data = appl_readl(pcie, APPL_PINMUX);  in tegra_pcie_dw_pme_turnoff()
1530 			data = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_dw_pme_turnoff()
1539 	data = appl_readl(pcie, APPL_PINMUX);  in tegra_pcie_dw_pme_turnoff()
1622 	val = appl_readl(pcie, APPL_CTRL);  in pex_ep_event_pex_rst_assert()
1712 	val = appl_readl(pcie, APPL_DM_TYPE);  in pex_ep_event_pex_rst_deassert()
1719 	val = appl_readl(pcie, APPL_CTRL);  in pex_ep_event_pex_rst_deassert()
1724 	val = appl_readl(pcie, APPL_CFG_MISC);  in pex_ep_event_pex_rst_deassert()
1729 	val = appl_readl(pcie, APPL_PINMUX);  in pex_ep_event_pex_rst_deassert()
1741 	val = appl_readl(pcie, APPL_INTR_EN_L0_0);  in pex_ep_event_pex_rst_deassert()
1747 	val = appl_readl(pcie, APPL_INTR_EN_L1_0_0);  in pex_ep_event_pex_rst_deassert()
1793 	val = appl_readl(pcie, APPL_CTRL);  in pex_ep_event_pex_rst_deassert()
2207 	val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_dw_suspend_late()
2269 	val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_dw_resume_early()