Lines Matching full:trans
201 int iwl_pcie_rx_stop(struct iwl_trans *trans) in iwl_pcie_rx_stop() argument
203 if (trans->trans_cfg->device_family >= IWL_DEVICE_FAMILY_AX210) { in iwl_pcie_rx_stop()
205 iwl_write_umac_prph(trans, RFH_RXF_DMA_CFG_GEN3, 0); in iwl_pcie_rx_stop()
206 return iwl_poll_umac_prph_bit(trans, RFH_GEN_STATUS_GEN3, in iwl_pcie_rx_stop()
208 } else if (trans->trans_cfg->mq_rx_supported) { in iwl_pcie_rx_stop()
209 iwl_write_prph(trans, RFH_RXF_DMA_CFG, 0); in iwl_pcie_rx_stop()
210 return iwl_poll_prph_bit(trans, RFH_GEN_STATUS, in iwl_pcie_rx_stop()
213 iwl_write_direct32(trans, FH_MEM_RCSR_CHNL0_CONFIG_REG, 0); in iwl_pcie_rx_stop()
214 return iwl_poll_direct_bit(trans, FH_MEM_RSSR_RX_STATUS_REG, in iwl_pcie_rx_stop()
223 static void iwl_pcie_rxq_inc_wr_ptr(struct iwl_trans *trans, in iwl_pcie_rxq_inc_wr_ptr() argument
235 if (!trans->trans_cfg->base_params->shadow_reg_enable && in iwl_pcie_rxq_inc_wr_ptr()
236 test_bit(STATUS_TPOWER_PMI, &trans->status)) { in iwl_pcie_rxq_inc_wr_ptr()
237 reg = iwl_read32(trans, CSR_UCODE_DRV_GP1); in iwl_pcie_rxq_inc_wr_ptr()
240 IWL_DEBUG_INFO(trans, "Rx queue requesting wakeup, GP1 = 0x%x\n", in iwl_pcie_rxq_inc_wr_ptr()
242 iwl_set_bit(trans, CSR_GP_CNTRL, in iwl_pcie_rxq_inc_wr_ptr()
250 if (trans->trans_cfg->mq_rx_supported) in iwl_pcie_rxq_inc_wr_ptr()
251 iwl_write32(trans, RFH_Q_FRBDCB_WIDX_TRG(rxq->id), in iwl_pcie_rxq_inc_wr_ptr()
254 iwl_write32(trans, FH_RSCSR_CHNL0_WPTR, rxq->write_actual); in iwl_pcie_rxq_inc_wr_ptr()
257 static void iwl_pcie_rxq_check_wrptr(struct iwl_trans *trans) in iwl_pcie_rxq_check_wrptr() argument
259 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rxq_check_wrptr()
262 for (i = 0; i < trans->num_rx_queues; i++) { in iwl_pcie_rxq_check_wrptr()
268 iwl_pcie_rxq_inc_wr_ptr(trans, rxq); in iwl_pcie_rxq_check_wrptr()
274 static void iwl_pcie_restock_bd(struct iwl_trans *trans, in iwl_pcie_restock_bd() argument
278 if (trans->trans_cfg->device_family >= IWL_DEVICE_FAMILY_AX210) { in iwl_pcie_restock_bd()
291 IWL_DEBUG_RX(trans, "Assigned virtual RB ID %u to queue %d index %d\n", in iwl_pcie_restock_bd()
298 static void iwl_pcie_rxmq_restock(struct iwl_trans *trans, in iwl_pcie_rxmq_restock() argument
301 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rxmq_restock()
312 if (!test_bit(STATUS_DEVICE_ENABLED, &trans->status)) in iwl_pcie_rxmq_restock()
325 iwl_pcie_restock_bd(trans, rxq, rxb); in iwl_pcie_rxmq_restock()
337 iwl_pcie_rxq_inc_wr_ptr(trans, rxq); in iwl_pcie_rxmq_restock()
345 static void iwl_pcie_rxsq_restock(struct iwl_trans *trans, in iwl_pcie_rxsq_restock() argument
358 if (!test_bit(STATUS_DEVICE_ENABLED, &trans->status)) in iwl_pcie_rxsq_restock()
386 iwl_pcie_rxq_inc_wr_ptr(trans, rxq); in iwl_pcie_rxsq_restock()
403 void iwl_pcie_rxq_restock(struct iwl_trans *trans, struct iwl_rxq *rxq) in iwl_pcie_rxq_restock() argument
405 if (trans->trans_cfg->mq_rx_supported) in iwl_pcie_rxq_restock()
406 iwl_pcie_rxmq_restock(trans, rxq); in iwl_pcie_rxq_restock()
408 iwl_pcie_rxsq_restock(trans, rxq); in iwl_pcie_rxq_restock()
415 static struct page *iwl_pcie_rx_alloc_page(struct iwl_trans *trans, in iwl_pcie_rx_alloc_page() argument
418 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rx_alloc_page()
448 IWL_DEBUG_INFO(trans, "alloc_pages failed, order: %d\n", in iwl_pcie_rx_alloc_page()
455 IWL_CRIT(trans, in iwl_pcie_rx_alloc_page()
483 void iwl_pcie_rxq_alloc_rbs(struct iwl_trans *trans, gfp_t priority, in iwl_pcie_rxq_alloc_rbs() argument
486 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rxq_alloc_rbs()
500 page = iwl_pcie_rx_alloc_page(trans, &offset, priority); in iwl_pcie_rxq_alloc_rbs()
521 dma_map_page(trans->dev, page, rxb->offset, in iwl_pcie_rxq_alloc_rbs()
524 if (dma_mapping_error(trans->dev, rxb->page_dma)) { in iwl_pcie_rxq_alloc_rbs()
542 void iwl_pcie_free_rbs_pool(struct iwl_trans *trans) in iwl_pcie_free_rbs_pool() argument
544 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_free_rbs_pool()
550 dma_unmap_page(trans->dev, trans_pcie->rx_pool[i].page_dma, in iwl_pcie_free_rbs_pool()
564 static void iwl_pcie_rx_allocator(struct iwl_trans *trans) in iwl_pcie_rx_allocator() argument
566 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rx_allocator()
571 IWL_DEBUG_TPT(trans, "Pending allocation requests = %d\n", pending); in iwl_pcie_rx_allocator()
604 page = iwl_pcie_rx_alloc_page(trans, &rxb->offset, in iwl_pcie_rx_allocator()
611 rxb->page_dma = dma_map_page(trans->dev, page, in iwl_pcie_rx_allocator()
615 if (dma_mapping_error(trans->dev, rxb->page_dma)) { in iwl_pcie_rx_allocator()
632 IWL_DEBUG_TPT(trans, in iwl_pcie_rx_allocator()
653 IWL_DEBUG_TPT(trans, "%s, exit.\n", __func__); in iwl_pcie_rx_allocator()
664 static void iwl_pcie_rx_allocator_get(struct iwl_trans *trans, in iwl_pcie_rx_allocator_get() argument
667 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rx_allocator_get()
706 iwl_pcie_rx_allocator(trans_pcie->trans); in iwl_pcie_rx_allocator_work()
709 static int iwl_pcie_free_bd_size(struct iwl_trans *trans, bool use_rx_td) in iwl_pcie_free_bd_size() argument
716 return trans->trans_cfg->mq_rx_supported ? sizeof(__le64) : in iwl_pcie_free_bd_size()
720 static void iwl_pcie_free_rxq_dma(struct iwl_trans *trans, in iwl_pcie_free_rxq_dma() argument
723 struct device *dev = trans->dev; in iwl_pcie_free_rxq_dma()
724 bool use_rx_td = (trans->trans_cfg->device_family >= in iwl_pcie_free_rxq_dma()
726 int free_size = iwl_pcie_free_bd_size(trans, use_rx_td); in iwl_pcie_free_rxq_dma()
729 dma_free_coherent(trans->dev, in iwl_pcie_free_rxq_dma()
739 dma_free_coherent(trans->dev, in iwl_pcie_free_rxq_dma()
746 if (trans->trans_cfg->device_family < IWL_DEVICE_FAMILY_AX210) in iwl_pcie_free_rxq_dma()
762 static int iwl_pcie_alloc_rxq_dma(struct iwl_trans *trans, in iwl_pcie_alloc_rxq_dma() argument
765 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_alloc_rxq_dma()
766 struct device *dev = trans->dev; in iwl_pcie_alloc_rxq_dma()
769 bool use_rx_td = (trans->trans_cfg->device_family >= in iwl_pcie_alloc_rxq_dma()
775 if (trans->trans_cfg->mq_rx_supported) in iwl_pcie_alloc_rxq_dma()
776 rxq->queue_size = trans->cfg->num_rbds; in iwl_pcie_alloc_rxq_dma()
780 free_size = iwl_pcie_free_bd_size(trans, use_rx_td); in iwl_pcie_alloc_rxq_dma()
791 if (trans->trans_cfg->mq_rx_supported) { in iwl_pcie_alloc_rxq_dma()
822 for (i = 0; i < trans->num_rx_queues; i++) { in iwl_pcie_alloc_rxq_dma()
825 iwl_pcie_free_rxq_dma(trans, rxq); in iwl_pcie_alloc_rxq_dma()
831 static int iwl_pcie_rx_alloc(struct iwl_trans *trans) in iwl_pcie_rx_alloc() argument
833 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rx_alloc()
836 size_t rb_stts_size = trans->trans_cfg->device_family >= in iwl_pcie_rx_alloc()
843 trans_pcie->rxq = kcalloc(trans->num_rx_queues, sizeof(struct iwl_rxq), in iwl_pcie_rx_alloc()
865 dma_alloc_coherent(trans->dev, in iwl_pcie_rx_alloc()
866 rb_stts_size * trans->num_rx_queues, in iwl_pcie_rx_alloc()
874 for (i = 0; i < trans->num_rx_queues; i++) { in iwl_pcie_rx_alloc()
878 ret = iwl_pcie_alloc_rxq_dma(trans, rxq); in iwl_pcie_rx_alloc()
886 dma_free_coherent(trans->dev, in iwl_pcie_rx_alloc()
887 rb_stts_size * trans->num_rx_queues, in iwl_pcie_rx_alloc()
900 static void iwl_pcie_rx_hw_init(struct iwl_trans *trans, struct iwl_rxq *rxq) in iwl_pcie_rx_hw_init() argument
902 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rx_hw_init()
922 if (!iwl_trans_grab_nic_access(trans, &flags)) in iwl_pcie_rx_hw_init()
926 iwl_write32(trans, FH_MEM_RCSR_CHNL0_CONFIG_REG, 0); in iwl_pcie_rx_hw_init()
928 iwl_write32(trans, FH_MEM_RCSR_CHNL0_RBDCB_WPTR, 0); in iwl_pcie_rx_hw_init()
929 iwl_write32(trans, FH_MEM_RCSR_CHNL0_FLUSH_RB_REQ, 0); in iwl_pcie_rx_hw_init()
930 iwl_write32(trans, FH_RSCSR_CHNL0_RDPTR, 0); in iwl_pcie_rx_hw_init()
933 iwl_write32(trans, FH_RSCSR_CHNL0_RBDCB_WPTR_REG, 0); in iwl_pcie_rx_hw_init()
936 iwl_write32(trans, FH_RSCSR_CHNL0_RBDCB_BASE_REG, in iwl_pcie_rx_hw_init()
940 iwl_write32(trans, FH_RSCSR_CHNL0_STTS_WPTR_REG, in iwl_pcie_rx_hw_init()
951 iwl_write32(trans, FH_MEM_RCSR_CHNL0_CONFIG_REG, in iwl_pcie_rx_hw_init()
959 iwl_trans_release_nic_access(trans, &flags); in iwl_pcie_rx_hw_init()
962 iwl_write8(trans, CSR_INT_COALESCING, IWL_HOST_INT_TIMEOUT_DEF); in iwl_pcie_rx_hw_init()
965 if (trans->cfg->host_interrupt_operation_mode) in iwl_pcie_rx_hw_init()
966 iwl_set_bit(trans, CSR_INT_COALESCING, IWL_HOST_INT_OPER_MODE); in iwl_pcie_rx_hw_init()
969 static void iwl_pcie_rx_mq_hw_init(struct iwl_trans *trans) in iwl_pcie_rx_mq_hw_init() argument
971 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rx_mq_hw_init()
994 if (!iwl_trans_grab_nic_access(trans, &flags)) in iwl_pcie_rx_mq_hw_init()
998 iwl_write_prph_no_grab(trans, RFH_RXF_DMA_CFG, 0); in iwl_pcie_rx_mq_hw_init()
1000 iwl_write_prph_no_grab(trans, RFH_RXF_RXQ_ACTIVE, 0); in iwl_pcie_rx_mq_hw_init()
1002 for (i = 0; i < trans->num_rx_queues; i++) { in iwl_pcie_rx_mq_hw_init()
1004 iwl_write_prph64_no_grab(trans, in iwl_pcie_rx_mq_hw_init()
1008 iwl_write_prph64_no_grab(trans, in iwl_pcie_rx_mq_hw_init()
1012 iwl_write_prph64_no_grab(trans, in iwl_pcie_rx_mq_hw_init()
1016 iwl_write_prph_no_grab(trans, RFH_Q_FRBDCB_WIDX(i), 0); in iwl_pcie_rx_mq_hw_init()
1017 iwl_write_prph_no_grab(trans, RFH_Q_FRBDCB_RIDX(i), 0); in iwl_pcie_rx_mq_hw_init()
1018 iwl_write_prph_no_grab(trans, RFH_Q_URBDCB_WIDX(i), 0); in iwl_pcie_rx_mq_hw_init()
1030 iwl_write_prph_no_grab(trans, RFH_RXF_DMA_CFG, in iwl_pcie_rx_mq_hw_init()
1041 iwl_write_prph_no_grab(trans, RFH_GEN_CFG, in iwl_pcie_rx_mq_hw_init()
1046 trans->trans_cfg->integrated ? in iwl_pcie_rx_mq_hw_init()
1050 iwl_write_prph_no_grab(trans, RFH_RXF_RXQ_ACTIVE, enabled); in iwl_pcie_rx_mq_hw_init()
1052 iwl_trans_release_nic_access(trans, &flags); in iwl_pcie_rx_mq_hw_init()
1055 iwl_write8(trans, CSR_INT_COALESCING, IWL_HOST_INT_TIMEOUT_DEF); in iwl_pcie_rx_mq_hw_init()
1074 static int _iwl_pcie_rx_init(struct iwl_trans *trans) in _iwl_pcie_rx_init() argument
1076 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in _iwl_pcie_rx_init()
1082 err = iwl_pcie_rx_alloc(trans); in _iwl_pcie_rx_init()
1098 iwl_pcie_free_rbs_pool(trans); in _iwl_pcie_rx_init()
1103 for (i = 0; i < trans->num_rx_queues; i++) { in _iwl_pcie_rx_init()
1116 (trans->trans_cfg->device_family >= in _iwl_pcie_rx_init()
1130 queue_size = trans->trans_cfg->mq_rx_supported ? in _iwl_pcie_rx_init()
1132 allocator_pool_size = trans->num_rx_queues * in _iwl_pcie_rx_init()
1148 iwl_pcie_rxq_alloc_rbs(trans, GFP_KERNEL, def_rxq); in _iwl_pcie_rx_init()
1153 int iwl_pcie_rx_init(struct iwl_trans *trans) in iwl_pcie_rx_init() argument
1155 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rx_init()
1156 int ret = _iwl_pcie_rx_init(trans); in iwl_pcie_rx_init()
1161 if (trans->trans_cfg->mq_rx_supported) in iwl_pcie_rx_init()
1162 iwl_pcie_rx_mq_hw_init(trans); in iwl_pcie_rx_init()
1164 iwl_pcie_rx_hw_init(trans, trans_pcie->rxq); in iwl_pcie_rx_init()
1166 iwl_pcie_rxq_restock(trans, trans_pcie->rxq); in iwl_pcie_rx_init()
1169 iwl_pcie_rxq_inc_wr_ptr(trans, trans_pcie->rxq); in iwl_pcie_rx_init()
1175 int iwl_pcie_gen2_rx_init(struct iwl_trans *trans) in iwl_pcie_gen2_rx_init() argument
1178 iwl_write8(trans, CSR_INT_COALESCING, IWL_HOST_INT_TIMEOUT_DEF); in iwl_pcie_gen2_rx_init()
1184 return _iwl_pcie_rx_init(trans); in iwl_pcie_gen2_rx_init()
1187 void iwl_pcie_rx_free(struct iwl_trans *trans) in iwl_pcie_rx_free() argument
1189 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rx_free()
1192 size_t rb_stts_size = trans->trans_cfg->device_family >= in iwl_pcie_rx_free()
1201 IWL_DEBUG_INFO(trans, "Free NULL rx context\n"); in iwl_pcie_rx_free()
1207 iwl_pcie_free_rbs_pool(trans); in iwl_pcie_rx_free()
1210 dma_free_coherent(trans->dev, in iwl_pcie_rx_free()
1211 rb_stts_size * trans->num_rx_queues, in iwl_pcie_rx_free()
1218 for (i = 0; i < trans->num_rx_queues; i++) { in iwl_pcie_rx_free()
1221 iwl_pcie_free_rxq_dma(trans, rxq); in iwl_pcie_rx_free()
1248 static void iwl_pcie_rx_reuse_rbd(struct iwl_trans *trans, in iwl_pcie_rx_reuse_rbd() argument
1252 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rx_reuse_rbd()
1280 static void iwl_pcie_rx_handle_rb(struct iwl_trans *trans, in iwl_pcie_rx_handle_rb() argument
1286 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rx_handle_rb()
1287 struct iwl_txq *txq = trans->txqs.txq[trans->txqs.cmd.q_id]; in iwl_pcie_rx_handle_rb()
1295 dma_unmap_page(trans->dev, rxb->page_dma, max_len, DMA_FROM_DEVICE); in iwl_pcie_rx_handle_rb()
1313 IWL_DEBUG_RX(trans, in iwl_pcie_rx_handle_rb()
1326 IWL_DEBUG_RX(trans, in iwl_pcie_rx_handle_rb()
1329 iwl_get_cmd_string(trans, in iwl_pcie_rx_handle_rb()
1338 trace_iwlwifi_dev_rx(trans->dev, trans, pkt, len); in iwl_pcie_rx_handle_rb()
1339 trace_iwlwifi_dev_rx_data(trans->dev, trans, pkt, len); in iwl_pcie_rx_handle_rb()
1365 iwl_op_mode_rx(trans->op_mode, &rxq->napi, in iwl_pcie_rx_handle_rb()
1368 iwl_op_mode_rx_rss(trans->op_mode, &rxq->napi, in iwl_pcie_rx_handle_rb()
1387 iwl_pcie_hcmd_complete(trans, &rxcb); in iwl_pcie_rx_handle_rb()
1389 IWL_WARN(trans, "Claim null rxb?\n"); in iwl_pcie_rx_handle_rb()
1393 if (trans->trans_cfg->device_family >= IWL_DEVICE_FAMILY_AX210) in iwl_pcie_rx_handle_rb()
1409 dma_map_page(trans->dev, rxb->page, rxb->offset, in iwl_pcie_rx_handle_rb()
1412 if (dma_mapping_error(trans->dev, rxb->page_dma)) { in iwl_pcie_rx_handle_rb()
1420 iwl_pcie_rx_reuse_rbd(trans, rxb, rxq, emergency); in iwl_pcie_rx_handle_rb()
1426 iwl_pcie_rx_reuse_rbd(trans, rxb, rxq, emergency); in iwl_pcie_rx_handle_rb()
1429 static struct iwl_rx_mem_buffer *iwl_pcie_get_rxb(struct iwl_trans *trans, in iwl_pcie_get_rxb() argument
1433 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_get_rxb()
1439 if (!trans->trans_cfg->mq_rx_supported) { in iwl_pcie_get_rxb()
1445 if (trans->trans_cfg->device_family >= IWL_DEVICE_FAMILY_AX210) { in iwl_pcie_get_rxb()
1459 IWL_DEBUG_RX(trans, "Got virtual RB ID %u\n", (u32)rxb->vid); in iwl_pcie_get_rxb()
1467 iwl_force_nmi(trans); in iwl_pcie_get_rxb()
1474 static void iwl_pcie_rx_handle(struct iwl_trans *trans, int queue) in iwl_pcie_rx_handle() argument
1476 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rx_handle()
1491 r = le16_to_cpu(iwl_get_closed_rb_stts(trans, rxq)) & 0x0FFF; in iwl_pcie_rx_handle()
1499 IWL_DEBUG_RX(trans, "Q %d: HW = SW = %d\n", rxq->id, r); in iwl_pcie_rx_handle()
1514 IWL_DEBUG_TPT(trans, in iwl_pcie_rx_handle()
1519 IWL_DEBUG_RX(trans, "Q %d: HW = %d, SW = %d\n", rxq->id, r, i); in iwl_pcie_rx_handle()
1521 rxb = iwl_pcie_get_rxb(trans, rxq, i, &join); in iwl_pcie_rx_handle()
1542 iwl_pcie_rx_handle_rb(trans, rxq, rxb, emergency, i); in iwl_pcie_rx_handle()
1555 iwl_pcie_rx_allocator_get(trans, rxq); in iwl_pcie_rx_handle()
1565 IWL_DEBUG_TPT(trans, in iwl_pcie_rx_handle()
1573 iwl_pcie_rxq_alloc_rbs(trans, GFP_ATOMIC, rxq); in iwl_pcie_rx_handle()
1574 iwl_pcie_rxq_restock(trans, rxq); in iwl_pcie_rx_handle()
1583 if (trans->trans_cfg->device_family >= IWL_DEVICE_FAMILY_AX210) in iwl_pcie_rx_handle()
1600 iwl_pcie_rxq_alloc_rbs(trans, GFP_ATOMIC, rxq); in iwl_pcie_rx_handle()
1613 iwl_pcie_rxq_restock(trans, rxq); in iwl_pcie_rx_handle()
1632 struct iwl_trans *trans = trans_pcie->trans; in iwl_pcie_irq_rx_msix_handler() local
1634 trace_iwlwifi_dev_irq_msix(trans->dev, entry, false, 0, 0); in iwl_pcie_irq_rx_msix_handler()
1636 if (WARN_ON(entry->entry >= trans->num_rx_queues)) in iwl_pcie_irq_rx_msix_handler()
1639 lock_map_acquire(&trans->sync_cmd_lockdep_map); in iwl_pcie_irq_rx_msix_handler()
1642 iwl_pcie_rx_handle(trans, entry->entry); in iwl_pcie_irq_rx_msix_handler()
1645 iwl_pcie_clear_irq(trans, entry); in iwl_pcie_irq_rx_msix_handler()
1647 lock_map_release(&trans->sync_cmd_lockdep_map); in iwl_pcie_irq_rx_msix_handler()
1655 static void iwl_pcie_irq_handle_error(struct iwl_trans *trans) in iwl_pcie_irq_handle_error() argument
1657 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_irq_handle_error()
1661 if (trans->cfg->internal_wimax_coex && in iwl_pcie_irq_handle_error()
1662 !trans->cfg->apmg_not_supported && in iwl_pcie_irq_handle_error()
1663 (!(iwl_read_prph(trans, APMG_CLK_CTRL_REG) & in iwl_pcie_irq_handle_error()
1665 (iwl_read_prph(trans, APMG_PS_CTRL_REG) & in iwl_pcie_irq_handle_error()
1667 clear_bit(STATUS_SYNC_HCMD_ACTIVE, &trans->status); in iwl_pcie_irq_handle_error()
1668 iwl_op_mode_wimax_active(trans->op_mode); in iwl_pcie_irq_handle_error()
1673 for (i = 0; i < trans->trans_cfg->base_params->num_of_queues; i++) { in iwl_pcie_irq_handle_error()
1674 if (!trans->txqs.txq[i]) in iwl_pcie_irq_handle_error()
1676 del_timer(&trans->txqs.txq[i]->stuck_timer); in iwl_pcie_irq_handle_error()
1681 iwl_trans_fw_error(trans); in iwl_pcie_irq_handle_error()
1683 clear_bit(STATUS_SYNC_HCMD_ACTIVE, &trans->status); in iwl_pcie_irq_handle_error()
1687 static u32 iwl_pcie_int_cause_non_ict(struct iwl_trans *trans) in iwl_pcie_int_cause_non_ict() argument
1691 lockdep_assert_held(&IWL_TRANS_GET_PCIE_TRANS(trans)->irq_lock); in iwl_pcie_int_cause_non_ict()
1693 trace_iwlwifi_dev_irq(trans->dev); in iwl_pcie_int_cause_non_ict()
1696 inta = iwl_read32(trans, CSR_INT); in iwl_pcie_int_cause_non_ict()
1715 static u32 iwl_pcie_int_cause_ict(struct iwl_trans *trans) in iwl_pcie_int_cause_ict() argument
1717 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_int_cause_ict()
1722 trace_iwlwifi_dev_irq(trans->dev); in iwl_pcie_int_cause_ict()
1728 trace_iwlwifi_dev_ict_read(trans->dev, trans_pcie->ict_index, read); in iwl_pcie_int_cause_ict()
1738 IWL_DEBUG_ISR(trans, "ICT index %d value 0x%08X\n", in iwl_pcie_int_cause_ict()
1745 trace_iwlwifi_dev_ict_read(trans->dev, trans_pcie->ict_index, in iwl_pcie_int_cause_ict()
1767 void iwl_pcie_handle_rfkill_irq(struct iwl_trans *trans) in iwl_pcie_handle_rfkill_irq() argument
1769 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_handle_rfkill_irq()
1774 prev = test_bit(STATUS_RFKILL_OPMODE, &trans->status); in iwl_pcie_handle_rfkill_irq()
1775 hw_rfkill = iwl_is_rfkill_set(trans); in iwl_pcie_handle_rfkill_irq()
1777 set_bit(STATUS_RFKILL_OPMODE, &trans->status); in iwl_pcie_handle_rfkill_irq()
1778 set_bit(STATUS_RFKILL_HW, &trans->status); in iwl_pcie_handle_rfkill_irq()
1783 report = test_bit(STATUS_RFKILL_OPMODE, &trans->status); in iwl_pcie_handle_rfkill_irq()
1785 IWL_WARN(trans, "RF_KILL bit toggled to %s.\n", in iwl_pcie_handle_rfkill_irq()
1791 iwl_trans_pcie_rf_kill(trans, report); in iwl_pcie_handle_rfkill_irq()
1796 &trans->status)) in iwl_pcie_handle_rfkill_irq()
1797 IWL_DEBUG_RF_KILL(trans, in iwl_pcie_handle_rfkill_irq()
1801 clear_bit(STATUS_RFKILL_HW, &trans->status); in iwl_pcie_handle_rfkill_irq()
1803 clear_bit(STATUS_RFKILL_OPMODE, &trans->status); in iwl_pcie_handle_rfkill_irq()
1809 struct iwl_trans *trans = dev_id; in iwl_pcie_irq_handler() local
1810 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_irq_handler()
1815 lock_map_acquire(&trans->sync_cmd_lockdep_map); in iwl_pcie_irq_handler()
1823 inta = iwl_pcie_int_cause_ict(trans); in iwl_pcie_irq_handler()
1825 inta = iwl_pcie_int_cause_non_ict(trans); in iwl_pcie_irq_handler()
1828 IWL_DEBUG_ISR(trans, in iwl_pcie_irq_handler()
1831 iwl_read32(trans, CSR_INT_MASK), in iwl_pcie_irq_handler()
1832 iwl_read32(trans, CSR_FH_INT_STATUS)); in iwl_pcie_irq_handler()
1834 IWL_DEBUG_ISR(trans, in iwl_pcie_irq_handler()
1847 IWL_DEBUG_ISR(trans, "Ignore interrupt, inta == 0\n"); in iwl_pcie_irq_handler()
1852 if (test_bit(STATUS_INT_ENABLED, &trans->status)) in iwl_pcie_irq_handler()
1853 _iwl_enable_interrupts(trans); in iwl_pcie_irq_handler()
1855 lock_map_release(&trans->sync_cmd_lockdep_map); in iwl_pcie_irq_handler()
1864 IWL_WARN(trans, "HARDWARE GONE?? INTA == 0x%08x\n", inta); in iwl_pcie_irq_handler()
1880 iwl_write32(trans, CSR_INT, inta | ~trans_pcie->inta_mask); in iwl_pcie_irq_handler()
1883 IWL_DEBUG_ISR(trans, "inta 0x%08x, enabled 0x%08x\n", in iwl_pcie_irq_handler()
1884 inta, iwl_read32(trans, CSR_INT_MASK)); in iwl_pcie_irq_handler()
1890 IWL_ERR(trans, "Hardware error detected. Restarting.\n"); in iwl_pcie_irq_handler()
1893 iwl_disable_interrupts(trans); in iwl_pcie_irq_handler()
1896 iwl_pcie_irq_handle_error(trans); in iwl_pcie_irq_handler()
1905 IWL_DEBUG_ISR(trans, in iwl_pcie_irq_handler()
1912 IWL_DEBUG_ISR(trans, "Alive interrupt\n"); in iwl_pcie_irq_handler()
1914 if (trans->trans_cfg->gen2) { in iwl_pcie_irq_handler()
1919 iwl_pcie_rxmq_restock(trans, trans_pcie->rxq); in iwl_pcie_irq_handler()
1930 iwl_pcie_handle_rfkill_irq(trans); in iwl_pcie_irq_handler()
1936 IWL_ERR(trans, "Microcode CT kill error detected.\n"); in iwl_pcie_irq_handler()
1943 IWL_ERR(trans, "Microcode SW error detected. " in iwl_pcie_irq_handler()
1946 iwl_pcie_irq_handle_error(trans); in iwl_pcie_irq_handler()
1952 IWL_DEBUG_ISR(trans, "Wakeup interrupt\n"); in iwl_pcie_irq_handler()
1953 iwl_pcie_rxq_check_wrptr(trans); in iwl_pcie_irq_handler()
1954 iwl_pcie_txq_check_wrptrs(trans); in iwl_pcie_irq_handler()
1966 IWL_DEBUG_ISR(trans, "Rx interrupt\n"); in iwl_pcie_irq_handler()
1969 iwl_write32(trans, CSR_FH_INT_STATUS, in iwl_pcie_irq_handler()
1974 iwl_write32(trans, in iwl_pcie_irq_handler()
1989 iwl_write8(trans, CSR_INT_PERIODIC_REG, in iwl_pcie_irq_handler()
2000 iwl_write8(trans, CSR_INT_PERIODIC_REG, in iwl_pcie_irq_handler()
2006 iwl_pcie_rx_handle(trans, 0); in iwl_pcie_irq_handler()
2012 iwl_write32(trans, CSR_FH_INT_STATUS, CSR_FH_INT_TX_MASK); in iwl_pcie_irq_handler()
2013 IWL_DEBUG_ISR(trans, "uCode load interrupt\n"); in iwl_pcie_irq_handler()
2022 IWL_ERR(trans, "Unhandled INTA bits 0x%08x\n", inta & ~handled); in iwl_pcie_irq_handler()
2027 IWL_WARN(trans, "Disabled INTA bits 0x%08x were pending\n", in iwl_pcie_irq_handler()
2033 if (test_bit(STATUS_INT_ENABLED, &trans->status)) in iwl_pcie_irq_handler()
2034 _iwl_enable_interrupts(trans); in iwl_pcie_irq_handler()
2037 iwl_enable_fw_load_int(trans); in iwl_pcie_irq_handler()
2040 iwl_enable_rfkill_int(trans); in iwl_pcie_irq_handler()
2043 iwl_enable_fw_load_int_ctx_info(trans); in iwl_pcie_irq_handler()
2047 lock_map_release(&trans->sync_cmd_lockdep_map); in iwl_pcie_irq_handler()
2058 void iwl_pcie_free_ict(struct iwl_trans *trans) in iwl_pcie_free_ict() argument
2060 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_free_ict()
2063 dma_free_coherent(trans->dev, ICT_SIZE, in iwl_pcie_free_ict()
2076 int iwl_pcie_alloc_ict(struct iwl_trans *trans) in iwl_pcie_alloc_ict() argument
2078 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_alloc_ict()
2081 dma_alloc_coherent(trans->dev, ICT_SIZE, in iwl_pcie_alloc_ict()
2088 iwl_pcie_free_ict(trans); in iwl_pcie_alloc_ict()
2098 void iwl_pcie_reset_ict(struct iwl_trans *trans) in iwl_pcie_reset_ict() argument
2100 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_reset_ict()
2107 _iwl_disable_interrupts(trans); in iwl_pcie_reset_ict()
2117 IWL_DEBUG_ISR(trans, "CSR_DRAM_INT_TBL_REG =0x%x\n", val); in iwl_pcie_reset_ict()
2119 iwl_write32(trans, CSR_DRAM_INT_TBL_REG, val); in iwl_pcie_reset_ict()
2122 iwl_write32(trans, CSR_INT, trans_pcie->inta_mask); in iwl_pcie_reset_ict()
2123 _iwl_enable_interrupts(trans); in iwl_pcie_reset_ict()
2128 void iwl_pcie_disable_ict(struct iwl_trans *trans) in iwl_pcie_disable_ict() argument
2130 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_disable_ict()
2139 struct iwl_trans *trans = data; in iwl_pcie_isr() local
2141 if (!trans) in iwl_pcie_isr()
2149 iwl_write32(trans, CSR_INT_MASK, 0x00000000); in iwl_pcie_isr()
2163 struct iwl_trans *trans = trans_pcie->trans; in iwl_pcie_irq_msix_handler() local
2167 lock_map_acquire(&trans->sync_cmd_lockdep_map); in iwl_pcie_irq_msix_handler()
2170 inta_fh = iwl_read32(trans, CSR_MSIX_FH_INT_CAUSES_AD); in iwl_pcie_irq_msix_handler()
2171 inta_hw = iwl_read32(trans, CSR_MSIX_HW_INT_CAUSES_AD); in iwl_pcie_irq_msix_handler()
2175 iwl_write32(trans, CSR_MSIX_FH_INT_CAUSES_AD, inta_fh); in iwl_pcie_irq_msix_handler()
2176 iwl_write32(trans, CSR_MSIX_HW_INT_CAUSES_AD, inta_hw); in iwl_pcie_irq_msix_handler()
2179 trace_iwlwifi_dev_irq_msix(trans->dev, entry, true, inta_fh, inta_hw); in iwl_pcie_irq_msix_handler()
2182 IWL_DEBUG_ISR(trans, "Ignore interrupt, inta == 0\n"); in iwl_pcie_irq_msix_handler()
2183 lock_map_release(&trans->sync_cmd_lockdep_map); in iwl_pcie_irq_msix_handler()
2188 IWL_DEBUG_ISR(trans, in iwl_pcie_irq_msix_handler()
2191 iwl_read32(trans, CSR_MSIX_FH_INT_MASK_AD)); in iwl_pcie_irq_msix_handler()
2193 IWL_DEBUG_ISR(trans, in iwl_pcie_irq_msix_handler()
2203 iwl_pcie_rx_handle(trans, 0); in iwl_pcie_irq_msix_handler()
2210 iwl_pcie_rx_handle(trans, 1); in iwl_pcie_irq_msix_handler()
2216 IWL_DEBUG_ISR(trans, "uCode load interrupt\n"); in iwl_pcie_irq_msix_handler()
2229 IWL_ERR(trans, in iwl_pcie_irq_msix_handler()
2233 iwl_pcie_irq_handle_error(trans); in iwl_pcie_irq_msix_handler()
2238 IWL_DEBUG_ISR(trans, in iwl_pcie_irq_msix_handler()
2241 iwl_read32(trans, CSR_MSIX_HW_INT_MASK_AD)); in iwl_pcie_irq_msix_handler()
2243 IWL_DEBUG_ISR(trans, in iwl_pcie_irq_msix_handler()
2252 IWL_DEBUG_ISR(trans, "Alive interrupt\n"); in iwl_pcie_irq_msix_handler()
2254 if (trans->trans_cfg->gen2) { in iwl_pcie_irq_msix_handler()
2256 iwl_pcie_rxmq_restock(trans, trans_pcie->rxq); in iwl_pcie_irq_msix_handler()
2265 IWL_DEBUG_ISR(trans, in iwl_pcie_irq_msix_handler()
2272 IWL_DEBUG_ISR(trans, "Wakeup interrupt\n"); in iwl_pcie_irq_msix_handler()
2273 iwl_pcie_rxq_check_wrptr(trans); in iwl_pcie_irq_msix_handler()
2274 iwl_pcie_txq_check_wrptrs(trans); in iwl_pcie_irq_msix_handler()
2282 int res = iwl_read32(trans, CSR_IML_RESP_ADDR); in iwl_pcie_irq_msix_handler()
2284 IWL_DEBUG_ISR(trans, "IML transfer status: %d\n", res); in iwl_pcie_irq_msix_handler()
2287 iwl_pcie_irq_handle_error(trans); in iwl_pcie_irq_msix_handler()
2293 IWL_ERR(trans, "Microcode CT kill error detected.\n"); in iwl_pcie_irq_msix_handler()
2299 iwl_pcie_handle_rfkill_irq(trans); in iwl_pcie_irq_msix_handler()
2302 IWL_ERR(trans, in iwl_pcie_irq_msix_handler()
2306 trans->dbg.hw_error = true; in iwl_pcie_irq_msix_handler()
2307 iwl_pcie_irq_handle_error(trans); in iwl_pcie_irq_msix_handler()
2310 iwl_pcie_clear_irq(trans, entry); in iwl_pcie_irq_msix_handler()
2312 lock_map_release(&trans->sync_cmd_lockdep_map); in iwl_pcie_irq_msix_handler()