Lines Matching defs:rr_regs

12 struct rr_regs {  struct
14 	u32	pad0[16];
16 	u32	HostCtrl;
17 	u32	LocalCtrl;
18 	u32	Pc;
19 	u32	BrkPt;
22 	u32	Timer_Hi;
23 	u32	Timer;
24 	u32	TimerRef;
25 	u32	PciState;
27 	u32	Event;
28 	u32	MbEvent;
30 	u32	WinBase;
31 	u32	WinData;
32 	u32	RX_state;
33 	u32	TX_state;
35 	u32	Overhead;
36 	u32	ExtIo;
38 	u32	DmaWriteHostHi;
39 	u32	DmaWriteHostLo;
41 	u32	pad1[2];
43 	u32	DmaReadHostHi;
44 	u32	DmaReadHostLo;
46 	u32	pad2;
48 	u32	DmaReadLen;
49 	u32	DmaWriteState;
51 	u32	DmaWriteLcl;
52 	u32	DmaWriteIPchecksum;
53 	u32	DmaWriteLen;
54 	u32	DmaReadState;
55 	u32	DmaReadLcl;
56 	u32	DmaReadIPchecksum;
57 	u32	pad3;
59 	u32	RxBase;
60 	u32	RxPrd;
61 	u32	RxCon;
63 	u32	pad4;
65 	u32	TxBase;
66 	u32	TxPrd;
67 	u32	TxCon;
69 	u32	pad5;
71 	u32	RxIndPro;
72 	u32	RxIndCon;
73 	u32	RxIndRef;
75 	u32	pad6;
77 	u32	TxIndPro;
78 	u32	TxIndCon;
79 	u32	TxIndRef;
81 	u32	pad7[17];
83 	u32	DrCmndPro;
84 	u32	DrCmndCon;
85 	u32	DrCmndRef;
87 	u32	pad8;
89 	u32	DwCmndPro;
90 	u32	DwCmndCon;
91 	u32	DwCmndRef;
93 	u32	AssistState;
95 	u32	DrDataPro;
96 	u32	DrDataCon;
97 	u32	DrDataRef;
99 	u32	pad9;
101 	u32	DwDataPro;
102 	u32	DwDataCon;
103 	u32	DwDataRef;
105 	u32	pad10[33];
107 	u32	EvtCon;
109 	u32	pad11[5];
111 	u32	TxPi;
112 	u32	IpRxPi;
114 	u32	pad11a[8];
116 	u32	CmdRing[16];
123 	u32	Ula0;
124 	u32	Ula1;
126 	u32	RxRingHi;
127 	u32	RxRingLo;
129 	u32	InfoPtrHi;
130 	u32	InfoPtrLo;
132 	u32	Mode;
134 	u32	ConRetry;
135 	u32	ConRetryTmr;
137 	u32	ConTmout;
138 	u32	CtatTmr;
140 	u32	MaxRxRng;
142 	u32	IntrTmr;
143 	u32	TxDataMvTimeout;
144 	u32	RxDataMvTimeout;
146 	u32	EvtPrd;
147 	u32	TraceIdx;
149 	u32	Fail1;
150 	u32	Fail2;
152 	u32	DrvPrm;
154 	u32	FilterLA;
156 	u32	FwRev;
157 	u32	FwRes1;
158 	u32	FwRes2;
159 	u32	FwRes3;
161 	u32	WriteDmaThresh;
162 	u32	ReadDmaThresh;
164 	u32	pad12[325];
165 	u32	Window[512];